[實用新型]一種使用單端口存儲單元的雙端口靜態(tài)隨機存儲器

有效

• 申請?zhí)枺?/td>: 201420153043.9
• 申請日: 2014-03-31
• 公開（公告）號: CN203799661U
• 公開（公告）日: 2014-08-27
• 發(fā)明（設計）人: 熊保玉;拜福君
• 申請（專利權）人: 西安華芯半導體有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 西安西交通盛知識產(chǎn)權代理有限責任公司 61217
• 代理人: 王萌

1.一種使用單端口存儲單元的雙端口靜態(tài)隨機存儲器，其特征在于，包括行譯碼器、單端口存儲單元陣列、復制單元a、復制單元b、控制電路與預譯碼器、列譯碼器及讀寫數(shù)據(jù)通路、復制電路a、復制電路b、預譯碼選擇器、讀寫控制狀態(tài)機、讀出數(shù)據(jù)串并轉(zhuǎn)換電路和寫入數(shù)據(jù)并串轉(zhuǎn)換電路；

行譯碼器通過多條字線(wl)連接單端口存儲單元陣列、復制單元a和復制單元b；行譯碼器還通過多條行預譯碼輸出（rp）連接預譯碼選擇器；

單端口存儲單元陣列通過多條位線（BL）連接列譯碼器及讀寫數(shù)據(jù)通路；

復制單元a通過復制位線a（dwla）連接復制電路a；

復制單元b通過復制位線b（dwlb）連接復制電路b；

控制電路與預譯碼器通過多條端口a預譯碼輸出（pa）和多條端口b預譯碼輸出（pb）連接預譯碼選擇器；控制電路與預譯碼器還通過本地寫使能（lwe）和靈敏放大器使能（sae）連接列譯碼器及讀寫數(shù)據(jù)通路；控制電路與預譯碼器還通過寫數(shù)據(jù)時鐘（clk_d）連接寫入數(shù)據(jù)并串轉(zhuǎn)換電路；

列譯碼器及讀寫數(shù)據(jù)通路通過多條列預譯碼輸出（cp）連接預譯碼選擇器；列譯碼器及讀寫數(shù)據(jù)通路還通過讀出數(shù)據(jù)（q）和靈敏放大器使能連接讀出數(shù)據(jù)串并轉(zhuǎn)換電路；列譯碼器及讀寫數(shù)據(jù)通路還通過寫入數(shù)據(jù)（d）連接寫入數(shù)據(jù)并串轉(zhuǎn)換電路；

復制電路a通過復制字線a（dwla）和端口a復位信號（rseta）連接讀寫控制狀態(tài)機；

復制電路b通過復制字線b（dwlb）和端口a復位信號（rsetb）連接讀寫控制狀態(tài)機；

預譯碼選擇器通過端口a、b選擇信號（sel），端口a自定時信號（sa）和端口b自定時信號（sb）連接讀寫控制狀態(tài)機；

讀寫控制狀態(tài)機還通過端口a/b（sel）選擇信號連接讀數(shù)據(jù)串并轉(zhuǎn)換電路和寫入數(shù)據(jù)并串轉(zhuǎn)換電路。

2.如權利要求1所述的一種使用單端口存儲單元的雙端口靜態(tài)隨機存儲器，其特征在于，預譯碼選擇器電路包括二選一選擇器（401）、第一兩輸入或門（402）和第二兩輸入與門（403）；二選一選擇器（401）的兩個輸入端分別連接端口a預譯碼輸出（pa）和端口b預譯碼輸出（pb），二選一選擇器（401）的控制端連接端口a/b選擇信號（sel）；第一兩輸入或門（402）的兩個輸入端分別連接端口a自定時信號（sa）和端口b自定時信號（sb）；二選一選擇器（401）的輸出端和第一兩輸入或門（402）的輸出端連接第二兩輸入與門（403）的輸入端，第二兩輸入與門（403）的輸出端連接行預譯碼輸出和列預譯碼輸出（rp/cp）。

3.如權利要求1所述的一種使用單端口存儲單元的雙端口靜態(tài)隨機存儲器，其特征在于，寫入數(shù)據(jù)并串轉(zhuǎn)換電路包括負鎖存器（501）、正沿D觸發(fā)器（502）、二選一選擇器（503）和緩沖器（504）；負鎖存器（501）的輸入端D連接端口a寫入數(shù)據(jù)（da），負鎖存器（501）的使能端EN和正沿D觸發(fā)器（502）的時鐘脈沖輸入端CK連接寫入數(shù)據(jù)時鐘（clk_d）；正沿D觸發(fā)器（502）的輸入端D連接端口b寫入數(shù)據(jù)（db）；負鎖存器（501）的輸出端Q和正沿D觸發(fā)器（502）的輸出端Q連接二選一選擇器（503）的兩個輸入端，二選一選擇器（503）的控制端連接端口a/b選擇信號（sel），二選一選擇器（503）的輸出端連接緩沖器（504）的輸入端，緩沖器（504）輸出端輸出寫入數(shù)據(jù)（d）至列譯碼器及讀寫數(shù)據(jù)通路。

4.如權利要求1所述的一種使用單端口存儲單元的雙端口靜態(tài)隨機存儲器，其特征在于，讀出數(shù)據(jù)串并轉(zhuǎn)換電路包括第一負鎖存器（601）、第二負鎖存器（604）、第三負鎖存器（605）、第一兩輸入與非門（602）和第二兩輸入與非門（603）；第一負鎖存器（601）的數(shù)據(jù)輸入端D連接端口a/b選擇信號（sel），使能端EN連接靈敏放大器使能信號（sae），輸出端D連接第一兩輸入與非門（602）的第二輸入端，輸出端QN連接第一兩輸入與非門（602）的第一輸入端；第一兩輸入與非門（602）的第一輸入端和第二兩輸入與非門（603）的第二輸入端均連接靈敏放大器使能信號（sae）；第一兩輸入與非門（602）的輸出端連接第二負鎖存器（604）的使能端EN，第二兩輸入與非門（603）的輸出端連接第三負鎖存器（605）的使能端EN；第二負鎖存器（604）和第三負鎖存器（605）的數(shù)據(jù)輸入端D均連接讀出數(shù)據(jù)（q）。

5.如權利要求1所述的一種使用單端口存儲單元的雙端口靜態(tài)隨機存儲器，其特征在于，讀寫控制狀態(tài)機包括第一緩沖器（801）、第二緩沖器（809）、第一反相器（802）、第二反相器（808）、第三反相器（810）、第四反相器（812）、第五反相器（814）、第六反相器（815）、第七反相器（816）、第一兩輸入或非門（803）、第二兩輸入或非門（805）、第三兩輸入或非門（806）、第四兩輸入或非門（807）、第一兩輸入與門（804）、第二兩輸入與門（811）、NMOS晶體管（813）和PMOS晶體管（817）；本地時鐘（lclk）連接第一反相器（802）的輸入端、第一兩輸入與門（804）的第一輸入端；端口a復位信號（rseta）連接第二兩輸入或非門（805）的第二輸入端、第三兩輸入或非門（806）的第一輸入端、第三反相器（810）的輸入端和NMOS晶體管（813）的柵極；端口b復位信號（rsetb）連接第四兩輸入或非門（807）的第二輸入端和第七反相器（816）的輸入端；第一反相器（802）輸出端連接第一兩輸入或非門（803）的第一輸入端，第一兩輸入或非門（803）的第二輸入端連接第二兩輸入或非門（805）的輸出端和第一兩輸入與門（804）的第二輸入端；第一兩輸入或非門（803）的輸出端連接第二兩輸入或非門（805）的第一輸入端；第一兩輸入與門（804）的輸出端連接第一緩沖器（801）的輸入端；第三兩輸入或非門（806）的第二輸入端連接第四兩輸入或非門（807）的輸出端和第二反相器（808）的輸入端，第三兩輸入或非門（806）的輸出端連接第四兩輸入或非門（807）的第一輸入端；第七反相器（816）的輸出端連接PMOS晶體管（817）的柵極，PMOS晶體管（817）的源極接VDD，漏極接NMOS晶體管（813）的漏極、第四反相器（812）的輸入端、第五反相器（814）的輸入端和第六反相器（815）的輸出端；NMOS晶體管（813）的源極接VSS；第五反相器（814）的輸出端接第六反相器（815）的輸入端；第三反相器（810）的輸出端和第四反相器（812）的輸出端連接第二兩輸入與門（811）的連接輸入端，兩第二兩輸入與門（811）的輸出端連接第二緩沖器（809）的輸入端。