[實(shí)用新型]一種基于DSP和CPLD開發(fā)的多路ARINC429數(shù)據(jù)收發(fā)電路結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201420136421.2
• 申請日: 2014-03-25
• 公開（公告）號: CN203746067U
• 公開（公告）日: 2014-07-30
• 發(fā)明（設(shè)計）人: 王瑋;陳剛;李鵬;丁振興
• 申請（專利權(quán)）人: 北京航空航天大學(xué)
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/38
• 代理公司: 北京科迪生專利代理有限責(zé)任公司 11251
• 代理人: 楊學(xué)明;顧煒

1.一種基于DSP和CPLD開發(fā)的多路ARINC429數(shù)據(jù)收發(fā)電路結(jié)構(gòu)，包括DSP電路（1），多組ARINC429總線收發(fā)芯片電路（2），其特征在于還包括由CPLD芯片編程實(shí)現(xiàn)的寄存器電路（3）；

所述DSP電路（1）的數(shù)據(jù)總線XD0～XD15通過電平匹配電路與所述多組ARINC429總線收發(fā)芯片電路（2）的數(shù)據(jù)總線BD00～BD15連接，所述DSP電路（1）的控制指令端D429_A0～D429_A7、控制指令完成激勵端D429_ARDY、數(shù)據(jù)發(fā)送狀態(tài)端D429_TX/R、數(shù)據(jù)發(fā)送使能端D429_ENTX、綜合接收中斷端口D429_RINT、接收通道編碼地址端D429_RINTA0～D429_RINTA3與所述由CPLD芯片編程實(shí)現(xiàn)的寄存器電路（3）的控制指令端D429_A0～D429_A7、控制指令完成激勵端D429_ARDY、數(shù)據(jù)發(fā)送狀態(tài)端D429_TX/R、數(shù)據(jù)發(fā)送使能端D429_ENTX、綜合接收中斷端口D429_RINT、接收通道編碼地址端D429_RINTA0～D429_RINTA3對應(yīng)連接，所述多組ARINC429總線收發(fā)芯片電路（2）包括4組，能夠同時接收8路ARINC429數(shù)據(jù)，發(fā)送4路ARINC429數(shù)據(jù)，其中的第1組收發(fā)電路的數(shù)據(jù)接收器1接收中斷端口數(shù)據(jù)接收器2接收中斷端口接收數(shù)據(jù)高/低16位讀取選擇端SEL、數(shù)據(jù)接收器1使能端數(shù)據(jù)接收器2使能端、發(fā)送數(shù)據(jù)低16位寫入選擇端發(fā)送數(shù)據(jù)高16位寫入選擇端數(shù)據(jù)發(fā)送狀態(tài)端TX/R、數(shù)據(jù)發(fā)送使能端ENTX、芯片配置使能端通過電平匹配電路與所述由CPLD芯片編程實(shí)現(xiàn)的寄存器電路（3）的第1組收發(fā)電路的數(shù)據(jù)接收器1接收中斷端口C429A_RDY1、第1組收發(fā)電路的數(shù)據(jù)接收器2接收中斷端口C429A_RDY2、第1組收發(fā)電路的接收數(shù)據(jù)高/低16位讀取選擇端C429A_SEL、第1組收發(fā)電路的數(shù)據(jù)接收器1使能端C429A_EN1、第1組收發(fā)電路的數(shù)據(jù)接收器2使能端C429A_EN2、第1組收發(fā)電路的發(fā)送數(shù)據(jù)低16位寫入選擇端C429A_PL1、第1組收發(fā)電路的發(fā)送數(shù)據(jù)高16位寫入選擇端C429A_PL2、第1組收發(fā)電路的數(shù)據(jù)發(fā)送狀態(tài)端C429A_TX/R、第1組收發(fā)電路的數(shù)據(jù)發(fā)送使能端C429A_ENTX、第1組收發(fā)電路的芯片配置使能端C429A_CWSTR對應(yīng)連接，第2組收發(fā)電路的SEL、TX/R、ENTX、端通過電平匹配電路與所述由CPLD芯片編程實(shí)現(xiàn)的寄存器電路（3）的第2組收發(fā)電路的數(shù)據(jù)接收器1接收中斷端口C429B_RDY1、第2組收發(fā)電路的數(shù)據(jù)接收器2接收中斷端口C429B_RDY2、第2組收發(fā)電路的接收數(shù)據(jù)高/低16位讀取選擇C429B_SEL、第2組收發(fā)電路的數(shù)據(jù)接收器1使能端C429B_EN1、第2組收發(fā)電路的數(shù)據(jù)接收器2使能端C429B_EN2、第2組收發(fā)電路的發(fā)送數(shù)據(jù)低16位寫入選擇端C429B_PL1、第2組收發(fā)電路的發(fā)送數(shù)據(jù)高16位寫入選擇端C429B_PL2、第2組收發(fā)電路的數(shù)據(jù)發(fā)送狀態(tài)端C429B_TX/R、第2組收發(fā)電路的數(shù)據(jù)發(fā)送使能端C429B_ENTX、第2組收發(fā)電路的芯片配置使能端C429B_CWSTR對應(yīng)連接，第3組收發(fā)電路的SEL、TX/R、ENTX、端通過電平匹配電路與所述由CPLD芯片編程實(shí)現(xiàn)的寄存器電路（3）的第3組收發(fā)電路的數(shù)據(jù)接收器1接收中斷端口C429C_RDY1、第3組收發(fā)電路的數(shù)據(jù)接收器2接收中斷端口C429C_RDY2、第3組收發(fā)電路的接收數(shù)據(jù)高/低16位讀取選擇端C429C_SEL、第3組收發(fā)電路的數(shù)據(jù)接收器1使能端C429C_EN1、第3組收發(fā)電路的數(shù)據(jù)接收器2使能端C429C_EN2、第3組收發(fā)電路的發(fā)送數(shù)據(jù)低16位寫入選擇端C429C_PL1、第3組收發(fā)電路的發(fā)送數(shù)據(jù)高16位寫入選擇端C429C_PL2、第3組收發(fā)電路的數(shù)據(jù)發(fā)送狀態(tài)端C429C_TX/R、第3組收發(fā)電路的數(shù)據(jù)發(fā)送使能端C429C_ENTX、第3組收發(fā)電路的芯片配置使能端C429C_CWSTR對應(yīng)連接，第4組收發(fā)電路的SEL、TX/R、ENTX、端通過電平匹配電路與所述由CPLD芯片編程實(shí)現(xiàn)的寄存器電路（3）的第4組收發(fā)電路的數(shù)據(jù)接收器1接收中斷端口C429D_RDY1、第4組收發(fā)電路的數(shù)據(jù)接收器2接收中斷端口C429D_RDY2、第4組收發(fā)電路的接收數(shù)據(jù)高/低16位讀取選擇端C429D_SEL、第4組收發(fā)電路的數(shù)據(jù)接收器1使能端C429D_EN1、第4組收發(fā)電路的數(shù)據(jù)接收器2使能端C429D_EN2、第4組收發(fā)電路的發(fā)送數(shù)據(jù)低16位寫入選擇端C429D_PL1、第4組收發(fā)電路的發(fā)送數(shù)據(jù)高16位寫入選擇端C429D_PL2、第4組收發(fā)電路的數(shù)據(jù)發(fā)送狀態(tài)端C429D_TX/R、第4組收發(fā)電路的數(shù)據(jù)發(fā)送使能端C429D_ENTX、第4組收發(fā)電路的芯片配置使能端C429D_CWSTR對應(yīng)連接。