[實(shí)用新型]基于DDS的雷達(dá)信號(hào)模擬發(fā)生器

有效

• 申請(qǐng)?zhí)枺?/td>: 201420135595.7
• 申請(qǐng)日: 2014-03-25
• 公開（公告）號(hào): CN204666810U
• 公開（公告）日: 2015-09-23
• 發(fā)明（設(shè)計(jì)）人: 賈光玉
• 申請(qǐng)（專利權(quán)）人: 北京立日通科技有限公司
• 主分類號(hào): G01S7/40
• 分類號(hào): G01S7/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種雷達(dá)模擬信號(hào)發(fā)生器，其特征在于：由MCU(1)、電源管理(2)、FPGA(3)、DDS(4)、參考時(shí)鐘(5)、L頻段PLL(6)和中頻放大(7)幾部分電路構(gòu)成，MCU(1)采用具有哈佛結(jié)構(gòu)的AVR單片機(jī)來完成系統(tǒng)時(shí)序的控制和系統(tǒng)狀態(tài)的指示，電源管理(2)主要完成12V、5V、3.3V、-5V電源的輸出電壓電流檢測及過流保護(hù)、過壓保護(hù)功能，F(xiàn)PGA(3)采用Altera的Cyclone?II系列芯片EP2C8，其主要負(fù)責(zé)對(duì)DDS(4)控制，F(xiàn)PGA(3)與MCU(1)之間通過并口進(jìn)行數(shù)據(jù)交換，并將數(shù)據(jù)轉(zhuǎn)換成DDS(4)的控制字進(jìn)行輸出波形的控制，DDS(4)采用ADI公司的AD9914，該芯片最高工作時(shí)鐘達(dá)3.5GHz，可輸出的信號(hào)頻率范圍為0到1.6GHz，中頻放大(5)采用兩級(jí)中頻放大器和一級(jí)低通濾波器組成，主要完成輸出信號(hào)的濾波，參考時(shí)鐘(6)由一個(gè)100MHz的恒溫晶振實(shí)現(xiàn)，主要負(fù)責(zé)給FPGA(3)和L波段PLL提供參考時(shí)鐘信號(hào)，L頻段PLL(7)主要負(fù)責(zé)為DDS(4)芯片工作提供參考時(shí)鐘，時(shí)鐘輸出頻率工作在L波段。

2.如權(quán)利要求1所述的雷達(dá)模擬信號(hào)發(fā)生器，其特征在于：L頻段PLL(7)采用低噪聲穩(wěn)壓電源(9)供電，使用內(nèi)部集成VCO的PLL芯片(10)和一個(gè)環(huán)路濾波器(11)構(gòu)成，為了提高輸出功率，在集成PLL芯片后面連接一級(jí)射頻放大電路(12)。

3.如權(quán)利要求2所述的雷達(dá)模擬信號(hào)發(fā)生器，其特征在于：L頻段PLL(7)的環(huán)路濾波器(11)采用3階無源低通濾波器。