[實(shí)用新型]協(xié)同處理數(shù)據(jù)的裝置

有效

• 申請?zhí)枺?/td>: 201420112519.4
• 申請日: 2014-03-12
• 公開（公告）號: CN203788310U
• 公開（公告）日: 2014-08-20
• 發(fā)明（設(shè)計(jì)）人: 周世欣
• 申請（專利權(quán)）人: 京信通信系統(tǒng)（廣州）有限公司
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L12/66
• 代理公司: 廣州華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 黃曉慶;陶品德

技術(shù)領(lǐng)域

本實(shí)用新型涉及網(wǎng)關(guān)多業(yè)務(wù)數(shù)據(jù)處理裝置技術(shù)領(lǐng)域，特別是涉及協(xié)同處理數(shù)據(jù)的裝置。

背景技術(shù)

在GSM（Global?System?for?Mobile?communication,全球移動通信系統(tǒng)）網(wǎng)關(guān)系統(tǒng)中，核心網(wǎng)通過SDH（Synchronous?Digital?Hierarchy，同步數(shù)字體系）網(wǎng)絡(luò)過來的STM-1（Synchronous?Transfer?Module，同步傳輸模塊）信號上承載63路E1語音信號。這63路E1語音信號經(jīng)過Iuh接口接入到GSM網(wǎng)關(guān)系統(tǒng)中。而在當(dāng)前的網(wǎng)關(guān)系統(tǒng)中，數(shù)據(jù)是以IP以太網(wǎng)的方式進(jìn)行分組交換。因此在網(wǎng)關(guān)系統(tǒng)的Iuh接口模塊中，需要把這輸入進(jìn)來的63路E1轉(zhuǎn)換為63路IP業(yè)務(wù)，以便在網(wǎng)關(guān)系統(tǒng)中進(jìn)行傳輸與處理。在輸出方向上，Iuh接口模塊需要把待發(fā)送的63路IP業(yè)務(wù)承載在63條E1上在SDH網(wǎng)絡(luò)上傳輸。該Iuh接口模塊以下稱作“STM-1接口轉(zhuǎn)換模塊”。STM-1接口轉(zhuǎn)換模塊除了要實(shí)現(xiàn)IP與E1之間的語音數(shù)據(jù)轉(zhuǎn)換外，同時(shí)也需要支持E1信令的MTP2（Message?Transfer?Part?level2,信息傳送第二層）層協(xié)議，最終實(shí)現(xiàn)PSTN（Public?Switched?Telephone?Network,公共開關(guān)電話網(wǎng)絡(luò)）網(wǎng)接入側(cè)與后端處理設(shè)備之間的數(shù)據(jù)交換、協(xié)議解析等功能。

實(shí)現(xiàn)上述業(yè)務(wù)處理，目前常采用協(xié)同處理數(shù)據(jù)的裝置是FPGA（Field?Programmable?Gate?Array，現(xiàn)場可編程邏輯門陣列）。業(yè)務(wù)在FPGA內(nèi)部分為兩大模塊處理，分別是協(xié)議處理模塊和邏輯處理模塊。“協(xié)議處理模塊”運(yùn)用的是FPGA內(nèi)部的NIOS軟核，實(shí)現(xiàn)信令MTP2層協(xié)議處理；“邏輯處理模塊”運(yùn)用的是FPGA內(nèi)部的邏輯資源，實(shí)現(xiàn)語音數(shù)據(jù)的IP轉(zhuǎn)換處理。FPGA內(nèi)部的邏輯資源強(qiáng)大，相比之下，協(xié)議處理能力就比較低下，這樣導(dǎo)致FPGA在處理上述業(yè)務(wù)時(shí)，存在處理能力瓶頸，限制整個(gè)網(wǎng)關(guān)多業(yè)務(wù)數(shù)據(jù)處理系統(tǒng)的能力，無法充分實(shí)現(xiàn)網(wǎng)關(guān)多業(yè)務(wù)數(shù)據(jù)高效處理。

實(shí)用新型內(nèi)容

基于此，本實(shí)用新型針對一般協(xié)同處理數(shù)據(jù)的裝置存在處理能力瓶頸，無法充分利用其強(qiáng)大的邏輯處理能力，限制整個(gè)網(wǎng)關(guān)多業(yè)務(wù)數(shù)據(jù)處理裝置的能力的問題，提供一種能夠充分利用FPGA強(qiáng)大的邏輯處理能力，提升整個(gè)網(wǎng)關(guān)多業(yè)務(wù)數(shù)據(jù)處理系統(tǒng)能力的協(xié)同處理數(shù)據(jù)的裝置。

一種協(xié)同處理數(shù)據(jù)的裝置，包括FPGA和用于進(jìn)行協(xié)議處理的外部協(xié)議處理器，其中，所述FPGA包括用于進(jìn)行邏輯處理的邏輯處理模塊、用于將業(yè)務(wù)數(shù)據(jù)區(qū)分為語音數(shù)據(jù)和協(xié)議數(shù)據(jù)的第一外圍電路和用于將邏輯處理后的語音數(shù)據(jù)和協(xié)議處理后的邏輯數(shù)據(jù)匯聚的第二外圍電路，所述外部協(xié)議處理器與所述邏輯處理模塊并聯(lián)連接，所述FPGA的兩端分別外接核心網(wǎng)和網(wǎng)關(guān)系統(tǒng)的上層處理模塊。

本實(shí)用新型協(xié)同處理數(shù)據(jù)的裝置，包括FPGA和用于進(jìn)行協(xié)議處理的外部協(xié)議處理器，其中，F(xiàn)PGA包括用于進(jìn)行邏輯處理的邏輯處理模塊、用于將業(yè)務(wù)數(shù)據(jù)區(qū)分為語音數(shù)據(jù)和協(xié)議數(shù)據(jù)的第一外圍電路和用于將邏輯處理后的語音數(shù)據(jù)和協(xié)議處理后的邏輯數(shù)據(jù)匯聚的第二外圍電路，外部協(xié)議處理器與邏輯處理模塊并聯(lián)連接，F(xiàn)PGA在接收到核心網(wǎng)的業(yè)務(wù)數(shù)據(jù)時(shí)，第一外圍電路將業(yè)務(wù)數(shù)據(jù)區(qū)分為語音數(shù)據(jù)和協(xié)議數(shù)據(jù)，邏輯處理模塊對語音數(shù)據(jù)進(jìn)行處理，外部協(xié)議處理器對協(xié)議數(shù)據(jù)進(jìn)行處理，第二外圍電路再將兩者處理后的數(shù)據(jù)匯聚，生成處理后的業(yè)務(wù)數(shù)據(jù)，發(fā)送到網(wǎng)關(guān)系統(tǒng)的上層處理模塊。整個(gè)協(xié)同處理數(shù)據(jù)的裝置，通過設(shè)置外部協(xié)議處理器與FPGA協(xié)調(diào)工作，充分利用FPGA強(qiáng)大的邏輯處理能力，解決了FPGA處理核心網(wǎng)業(yè)務(wù)數(shù)據(jù)的瓶頸問題，提升了整個(gè)網(wǎng)關(guān)多業(yè)務(wù)數(shù)據(jù)處理裝置的能力。

附圖說明

圖1為本實(shí)用新型協(xié)同處理數(shù)據(jù)的裝置第一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型協(xié)同處理數(shù)據(jù)的裝置第二個(gè)實(shí)施例的結(jié)構(gòu)示意圖。

具體實(shí)施方式

如圖1所示，一種協(xié)同處理數(shù)據(jù)的裝置，包括FPGA100和用于進(jìn)行協(xié)議處理的外部協(xié)議處理器200，其中，所述FPGA100包括用于進(jìn)行邏輯處理的邏輯處理模塊300、用于將業(yè)務(wù)數(shù)據(jù)區(qū)分為語音數(shù)據(jù)和協(xié)議數(shù)據(jù)的第一外圍電路和用于將邏輯處理后的語音數(shù)據(jù)和協(xié)議處理后的邏輯數(shù)據(jù)匯聚的第二外圍電路，所述外部協(xié)議處理器200與所述邏輯處理模塊300并聯(lián)連接，所述FPGA100的兩端分別外接核心網(wǎng)和網(wǎng)關(guān)系統(tǒng)的上層處理模塊。