[實用新型]半導體溝槽結構有效
| 申請號: | 201420106256.6 | 申請日: | 2014-03-10 |
| 公開(公告)號: | CN203733772U | 公開(公告)日: | 2014-07-23 |
| 發明(設計)人: | 楊彥濤;季鋒;江宇雷;趙金波;劉琛;桑雨果 | 申請(專利權)人: | 杭州士蘭集成電路有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 鄭瑋 |
| 地址: | 310018 浙江省杭州市浙江省*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 溝槽 結構 | ||
技術領域
本實用新型涉及集成電路制造技術領域,特別涉及一種半導體溝槽結構。
背景技術
功率器件可分為功率集成電路(IC)器件和功率分立器件兩類,其中,功率分立器件又包括功率MOSFET、大功率晶體管和IGBT等器件。早期功率器件均是基于平面工藝生產,但隨著半導體技術的發展,小尺寸、大功率、高性能成了半導體器件發展的趨勢。但以平面工藝MOSFET器件為例,由于其本身體內JFET寄生電阻的限制,單個元胞的面積減小有限,這樣就使增加原胞密度變得很困難,不能使平面工藝MOSFET的導通電阻RDSON進一步減小。溝槽工藝由于將溝槽從水平變成垂直,消除了平面結構寄生JFET電阻的影響,使元胞尺寸大大縮小,在此基礎上增加元胞密度,提高單位面積芯片內溝道的總寬度,就可以使得器件在單位硅片上的溝道寬長比增大從而使電流增大、導通電阻下降以及相關參數得到優化,實現了更小尺寸的管芯擁有更大功率和高性能的目標。
溝槽工藝常用于制作柵極、隔離技術等,甚至用于超結工藝中的P、N型摻雜。在上述具體應用中,通常溝槽工藝均包括如下過程,結合圖1~圖5,傳統的溝槽工藝包括:
如圖1所示,提供襯底10,并在所述襯底10上淀積介質層11;通常的,所述襯底10為N型<100>晶向襯底。
如圖2所示,去除部分所述介質層11,形成第一窗口12。
接著,如圖3所示,刻蝕所述襯底10,去除介質層11,形成第二窗口13。在此過程中,將形成多個夾角,具體的,第二窗口13側壁和襯底上表面之間形成夾角θ1;第二窗口13側壁和第二窗口13底壁之間形成夾角θ2;第二窗口13底壁之間形成夾角θ3。通常的,夾角θ1的角度要求為90°~100°;夾角θ2和夾角θ3的角度均要求為鈍角,即大于90°。
接著,如圖4所示,在所述第二窗口13及襯底10表面進行修復層生長;接著去除生長的修復層,形成溝槽14。這層修復層通過對硅襯底執行氧化工藝而形成,其目的是修復刻蝕形成第二窗口13時對槽形貌的損傷,常用溫度為950℃~1000℃。由于襯底10是<100>晶向,而第二窗口13側壁是<011>晶向,根據半導體特性,<011>晶向生長氧化層的速率比<100>晶向要快。所以在相同的生長環境下,第二窗口13側壁的修復層生長較厚,從而導致第二窗口13側壁消耗硅的厚度多于襯底10上表面的厚度。由此,形成溝槽14后,將使得溝槽14側壁和襯底上表面的夾角變小,形成銳角夾角θ4,即溝槽14頂部出現了明顯的突起。
接著,如圖5所示,在所述溝槽14及襯底10表面進行氧化層15生長。根據半導體膜層在平坦處易于生長、在尖銳/突起處不易于生長的特性,從而在拐角位置d2、d4、d6的氧化層15厚度小于平面處d1、d3、d5氧化層15厚度。也就是說,所形成的氧化層15非常的不平坦,即所形成的氧化層15的質量不高。
已知的,氧化層的質量將影響到后續所形成的柵極、隔離結構或者PN結的質量。例如,在柵極的制作中,氧化層(在柵極中通常稱為柵氧層)的質量決定了MOSFET器件的開啟電壓、柵源耐壓等一系列基本參數,柵氧層的厚度均勻性是衡量柵氧耐壓的重要因素,如果柵氧層的厚度不均勻,當柵極施加電壓時,能量會先從柵氧層上厚度薄的區域擊穿,從而使器件失效,并存在可靠性風險。
因此,如何優化溝槽形貌,以得到質量更佳的氧化層,成了本領域技術人員亟待解決的技術難題。
實用新型內容
本實用新型的目的在于提供一種半導體溝槽結構,以解決現有的溝槽形貌較差、頂部具有明顯的突起,從而導致所形成的氧化層不平坦的問題。
為解決上述技術問題,本實用新型提供一種半導體溝槽結構,所述半導體溝槽結構包括:半導體襯底;所述半導體襯底中形成有溝槽,所述溝槽的轉折處均為圓弧形;所述溝槽及半導體襯底表面形成有氧化層。
可選的,在所述的半導體溝槽結構中,所述半導體襯底為N型<100>晶向的半導體襯底。
可選的,在所述的半導體溝槽結構中,所述溝槽的深度為0.1微米~50微米。
在本實用新型提供的半導體溝槽結構中,所述溝槽的轉折處均為圓弧形,即得到了形貌良好、圓滑的溝槽,從而能夠在此溝槽內得到厚度均勻的氧化層,改善了半導體器件的特性,保證半導體器件的穩定性和可靠性。
附圖說明
圖1~圖5是傳統的形成半導體溝槽結構的剖面示意圖;
圖6是本實用新型實施例的半導體溝槽結構的形成方法的流程示意圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于杭州士蘭集成電路有限公司,未經杭州士蘭集成電路有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201420106256.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種內部去耦的集成電路封裝
- 下一篇:一種背凹超減薄晶圓的出片電性測試裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





