[實用新型]多芯片DIP封裝結構

有效

• 申請號: 201420069277.5
• 申請日: 2014-02-18
• 公開（公告）號: CN203812871U
• 公開（公告）日: 2014-09-03
• 發明（設計）人: 全慶霄;王輝;汪本祥
• 申請（專利權）人: 江陰蘇陽電子股份有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/31;H01L23/367
• 代理公司: 江陰市同盛專利事務所(普通合伙) 32210
• 代理人: 唐紉蘭;曾丹

技術領域

本實用新型涉及一種多芯片DIP封裝結構，屬于半導體封裝領域。

背景技術

DIP封裝（Dual?In-line?Package），也叫雙列直插式封裝技術，是一種最簡單的封裝方式.指采用雙列直插形式封裝的集成電路芯片，絕大多數中小規模集成電路均采用這種封裝形式，其引腳數一般不超過100。DIP封裝的芯片有兩排引腳，需要插入到具有DIP結構的芯片插座上。

目前市場上傳統的多芯片DIP封裝結構產品大家為了方便，基本都是采用DIP8（帶有八個引腳的DIP封裝結構）封裝結構。?

如圖1所示為傳統的多芯片DIP封裝結構的俯視圖，圖2為圖1的側視圖，傳統的多芯片DIP封裝結構包括多芯片集成電路引線框架，引線框架上貼合多芯片，然后進行鍵合，最后在外部進行塑封料塑封形成塑封體11，圖3為傳統多芯片DIP封裝結構的引線框架結構示意圖，引線框架上設置有八個引腳，分別為位于引線框架左側從上至下布置的第一引腳1、第二引腳2、第三引腳3、第四引腳4以及位于引線框架右側從下至上布置的第五引腳5、第六引腳6、第七引腳7、第八引腳8，引線框架的中部設置有上下高度約為5：6布置的第一基島9以及第二基島10。

多芯片產品采用上述的DIP8封裝結構存在一些先天的缺陷，如引腳之間的電壓干擾（第六引腳6、第七引腳7、第八引腳8之間存在電壓干擾）、產品的散熱效果較差、產品負載功率較小，產品使用壽命較低、產品生產成本較高等。因此有很多客戶對現有多芯片DIP8封裝結構不滿意。

因此尋求一種能夠消除引腳之間電壓干擾、提高產品散熱效果、提高產品負載功率、提高產品使用壽命、降低產品生產成本的多芯片DIP封裝結構尤為重要。

發明內容

本實用新型的目的在于克服上述不足，提供一種能夠消除引腳之間電壓干擾、提高產品散熱效果、提高產品負載功率、提高產品使用壽命、降低產品生產成本的多芯片DIP封裝結構。?

本實用新型的目的是這樣實現的：

一種多芯片DIP封裝結構，它包括引線框架以及塑封于引線框架外的塑封體，引線框架上設置有七個引腳，七個引腳分別為位于引線框架左側從上至下布置的第一引腳、第二引腳、第三引腳、第四引腳以及位于引線框架右側從下至上布置的第五引腳、第六引腳、第七引腳，引線框架的中部設置有上下布置的第一基島以及第二基島，第一引腳、第二引腳、第三引腳以及第四引腳于引線框架左側等分布置，第五引腳、第六引腳以及第七引腳布置于引線框架右側，第五引腳、第六引腳以及第七引腳的橫向位置分別與第四引腳、第三引腳以及第一引腳對應。

第一引腳、第二引腳、第三引腳以及第四引腳的內端向第一基島處延伸，第一引腳、第二引腳、第三引腳的內端從上至下布置于第一基島的左側，第四引腳的內端延伸至第二基島的左側上端。

與現有技術相比，本實用新型的有益效果是：

本實用新型多芯片DIP封裝結構具有能夠消除引腳之間電壓干擾、提高產品散熱效果、提高產品負載功率、提高產品使用壽命、降低產品生產成本的優點。

附圖說明

圖1為傳統多芯片DIP封裝結構的俯視圖。

圖2為圖1的側視圖。

圖3為傳統多芯片DIP封裝結構的引線框架結構示意圖。

圖4為本實用新型多芯片DIP封裝結構的俯視圖。

圖5為本實用新型多芯片DIP封裝結構的引線框架結構示意圖。

圖6為實施例1的DIP8封裝結構裝片鍵合配線圖。

圖7為實施例1的DIP7封裝結構裝片鍵合配線圖。

圖8為實施例2的DIP8封裝結構裝片鍵合配線圖。

圖9為實施例2的DIP7封裝結構裝片鍵合配線圖。

圖10為實施例3的DIP8封裝結構裝片鍵合配線圖。

圖11為實施例3的DIP7封裝結構裝片鍵合配線圖。

其中：

第一引腳1

第二引腳2

第三引腳3

第四引腳4

第五引腳5

第六引腳6

第七引腳7

第八引腳8

第一基島9

第二基島10

塑封體11。

具體實施方式