[實用新型]一種同步整流控制電路

有效

• 申請號: 201420034704.6
• 申請日: 2014-01-21
• 公開（公告）號: CN203788177U
• 公開（公告）日: 2014-08-20
• 發明（設計）人: 張文學;周迎鋒;王井奎
• 申請（專利權）人: 北京動力源科技股份有限公司
• 主分類號: H02M7/217
• 分類號: H02M7/217
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及電子電路設計技術領域，尤其涉及一種同步整流控制電路。?

背景技術

目前，為了滿足產品對高效率、低功耗的要求，在交流轉直流的AC-DC應用電路中，通常采用同步整流控制電路提高轉化效率，降低功耗。然而如何有效發揮同步整流控制電路的高效轉化，以及低能耗則是一個亟待解決的重要問題。現有的同步整流控制電路中，比較常用的是采用集成IC控制芯片，通過對D(漏極)S(源極)兩腳整流電壓進行采樣，得到正弦電流的同步信號，從而實現對同步整流MOSFET(Metal-Oxide-Semiconductor?Field-Effect?Transistor,金屬-氧化層半導體場效晶體管)的控制。這種控制電路的優點是控制簡單，不需要額外的附加元件，易于實現。?

然而，在實現所述同步整流控制的過程中，發明人發現現有技術中至少存在如下問題：現有技術中由于漏極源極DS采樣信號為小信號，同時受寄生參數影響，如果采用現有技術中同步整流控制電路，則所述采樣信號很容易受到干擾。另外，為了得到較高的工作效率，同步整流控制電路往往會盡量減少電路的死區時間，如圖2中所示t_d。然而當電路的負載較大而此時電路的工作頻率又較高的時候，將會出現圖3所示的情況，此時兩路同步整流MOSFET將會發生直通而短路，造成電路損壞。以上所述圖2和圖3中V_DS一路MOSFET的漏源極電壓，V_GS互補的另一路驅動的柵源極電壓。?

實用新型內容

本實用新型的實施例提供一種同步整流控制電路。為達到上述目的，本實用新型的實施例采用如下技術方案：?

本實用新型提供的一種同步整流控制電路，包括：控制芯片SR-IC和同步整流開關管；具體還包括：信號采樣延遲電路；所述信號采樣延遲電路，設置于所述控制芯片SR-IC與同步整流開關管之間。?

所述信號采樣延遲電路具體包括：電阻R1,延遲電容C_d，延遲電阻R_d，檢測延遲金屬-氧化層半導體場效晶體管M₂，與M₂并聯的體二極管D2；?

所述電阻R1一端與同步整流開關管的漏極相連，另一端分別與所述控制芯片SR-IC和所述延遲電容C_d一端相連；?

所述延遲電容C_d另一端分別與所述延遲電阻R_d一端，所述檢測延遲金屬-氧化層半導體場效晶體管M₂的漏極，與M₂并聯的體二極管D2負極端相連；?

所述延遲電阻R_d另一端，所述檢測延遲金屬-氧化層半導體場效晶體管M₂的源極，與M₂并聯的體二極管D2正極端并聯后，與所述控制芯片SR-IC相連。?

本實用新型通過在所述控制芯片SR-IC與同步整流開關管之間設置信號采樣延遲電路，使得同步整流控制電路，在低頻情況下，通過增加所述信號采樣延遲電路，使同步整流的關斷時間更晚，換句話說，延長了同步整流MOSFET的開通時間，提高了電路的工作效率；在高頻情況下，通過關斷延遲電路，控制芯片SR-IC得到一個非延時的信號，保證了電路工作的死區時間，從而保障了電路工作的安全性。?

附圖說明

圖1為現有技術的一種同步整流控制電路圖；?

圖2為現有技術中正常工作情況下的V_DS和V_GS電壓仿真圖；?

圖3為現有技術中高頻情況下的V_DS和V_GS電壓仿真圖；?

圖4為本實用新型提供的一種同步整流控制電路示意圖；?

圖5為本實用新型提供的一種同步整流控制電路圖；?

圖6為本實用新型實施例提供的當M₂開啟時同步整流控制電路的等效電路圖；?

圖7為本實用新型實施例提供的當M₂關斷，C_d充電時同步整流控制電路的等效電路；?

圖8為本實用新型實施例提供的當M₂關斷，C_d放電時同步整流控制電路的等效電路圖。?

具體實施方式

下面結合附圖對本實用新型實施例提供的一種同步整流控制電路進行詳細描述。?