[實用新型]一種基于DDS技術的波形發生裝置

有效

• 申請號: 201420033930.2
• 申請日: 2014-01-21
• 公開（公告）號: CN203720587U
• 公開（公告）日: 2014-07-16
• 發明（設計）人: 劉恒;尤天宇;宋安;丁俊
• 申請（專利權）人: 南京信息工程大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 許方

技術領域

本實用新型涉及一種波形發生裝置，特別涉及一種基于DDS技術的波形發生裝置。

背景技術

波形發生器，是一種不需要信號輸入而能產生各種周期性波形輸出的電子裝置。按照產生的波形來分，有正弦波發生器和非正弦波發生器兩類。非正弦波發生器又包括方波、三角波、鋸齒波等。傳統的波形發生器多采用模擬電子技術，而且模擬器件構成的電路存在著尺寸大、價格貴、功耗大等缺點，并且要產生復雜的信號波形，則電路結構更復雜。70年代后，微處理器的出現，可以利用單片機做控制中心以及采用鎖相式頻率合成方案。但此方案產生的波形頻率穩定度不高、準確度差，很難滿足頻率變化的范圍要求，更無法實現任意波的生成。

實用新型內容

為了解決上述背景技術存在的問題，本實用新型旨在提供一種基于DDS技術的波形發生裝置，克服現有技術存在的產生的波形頻率穩定度不高、準確度差以及不能夠實現任意波的生成等問題。

為了實現上述技術目的，本發實用新型的技術方案是：

一種基于DDS技術的波形發生裝置，其特征在于：包含主控模塊以及分別與之連接的FPGA芯片、幅度控制模塊、顯示模塊以及矩陣鍵盤，還包含數模轉換模塊和低通濾波器，所述FPGA芯片通過數模轉換模塊與低通濾波器，所述幅度控制模塊與數模轉換模塊連接。

其中，上述FPGA芯片包含相位累加器和波形表模塊，所述相位累加器的輸入端與主控模塊連接，相位累加器的輸出端與波形表模塊的輸入端連接，波形表模塊的輸出端與數模轉換模塊連接。

其中，上述幅度控制模塊包含依次連接的DAC0832和運算放大器。

其中，上述數模轉換模塊包含依次連接的DAC908和電壓放大器。

其中，上述主控模塊采用MSP430F149單片機。

其中，上述FPGA芯片采用Cyclone?II?EP2C8Q208C8。

其中，上述顯示模塊采用LCD12864。

采用上述技術方案帶來的有益效果是：

本實用新型利用單片機配合一些外圍模擬數字器件，實現了多種波形的信號輸出，并且其在低頻信號時能達到很高的精度。本實用新型實現了一種靈活編程、響應速度快的新型波形發生器，該波形發生器可實現任意信號輸出，并提供友好的人機界面和多種波形定制方法，是一種價格便宜、功耗小、易維護的信號源裝置。

附圖說明

圖1是本實用新型的系統結構框圖。

圖2是本實用新型的主控模塊的芯片引腳圖。

圖3是本實用新型的FPGA芯片的引腳圖。

圖4是本實用新型的顯示模塊的芯片引腳圖。

圖5是本實用新型的幅度控制模塊電路圖。

圖6是本實用新型的數模轉換模塊電路圖。

圖7是本實用新型的低通濾波器電路圖。

具體實施方式

以下將結合附圖，對本實用新型的技術方案進行詳細說明。

如圖1所示的本實用新型的系統結構框圖，一種基于DDS技術的波形發生裝置，其特征在于：包含主控模塊以及分別與之連接的FPGA芯片、幅度控制模塊、顯示模塊以及矩陣鍵盤，還包含數模轉換模塊和低通濾波器，所述FPGA芯片通過數模轉換模塊與低通濾波器，所述幅度控制模塊與數模轉換模塊連接。FPGA芯片包含相位累加器和波形表模塊，所述相位累加器的輸入端與主控模塊連接，相位累加器的輸出端與波形表模塊的輸入端連接，波形表模塊的輸出端與數模轉換模塊連接。

在本實施例中，所述主控模塊采用MSP430F149單片機，如圖2所示。FPGA芯片采用Cyclone?II?EP2C8Q208C8，如圖3所示。單片機MSP430F149的P3[7...0]管腳分別與FPGA的PIN_56、PIN_47、PIN_45、PIN_43、PIN_40、PIN_37、PIN_35、PIN_31相連，作為這兩個器件之間的通信總線。單片機的P4.1、P4.0與FPGA的PIN_8、PIN_3相連，分別傳送寫控制字WR和地址控制字ADD給FPGA。單片機的P6.1、P6.0與FPGA的PIN_11、PIN_13相連，傳送波形選擇控制字WVD[1...0]給FPGA。顯示模塊采用LCD12864，如圖4所示，LCD12864的8位數據線D[7..0]與單片機的P5[7...0]相連，控制線RS、RW、EN、RESET依次分別與單片機的P4.4、P4.5、P4.6、P4.7相連。