[實用新型]一種EMCCD相機成像與數(shù)據(jù)傳輸系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201420018657.6
• 申請日: 2014-01-13
• 公開（公告）號: CN203747909U
• 公開（公告）日: 2014-07-30
• 發(fā)明（設(shè)計）人: 李彬華;李達倫;晏佳
• 申請（專利權(quán)）人: 昆明理工大學(xué)
• 主分類號: H04N5/372
• 分類號: H04N5/372;H04N5/357
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種EMCCD相機成像與數(shù)據(jù)傳輸系統(tǒng)，其特征在于：包括杜瓦瓶內(nèi)電路板、時鐘驅(qū)動電路板、成像控制與傳輸電路板；所述時鐘驅(qū)動電路板、成像控制與傳輸電路板通過連接器自上而下扣接在一起，杜瓦瓶內(nèi)電路板與時鐘驅(qū)動電路板、成像控制與傳輸電路板通過導(dǎo)線和杜瓦瓶真空插座連接，杜瓦瓶內(nèi)電路板中的前置放大器與成像控制與傳輸電路板中的后置緩沖放大器通過屏蔽信號線連接，成像控制與傳輸電路板中的FPGA時序發(fā)生器與時鐘驅(qū)動電路板中的時鐘緩沖器相連，時鐘驅(qū)動電路板中的時鐘驅(qū)動器通過導(dǎo)線和真空插頭分別與杜瓦瓶內(nèi)電路板中的阻容網(wǎng)絡(luò)和電流緩沖器相連，時鐘驅(qū)動電路板中的集成線性穩(wěn)壓電源電路既與杜瓦瓶內(nèi)電路板中的電源濾波電路相連，也與成像控制與傳輸電路板中的模擬電源濾波電路和數(shù)字電源濾波電路相連。

2.根據(jù)權(quán)利要求1所述的EMCCD相機成像與數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述杜瓦瓶內(nèi)電路板包括電源濾波電路、EMCCD器件、負載電阻器與隔直電容器、前置放大器、阻容網(wǎng)絡(luò)、電流緩沖器；電源濾波電路與EMCCD器件、電流緩沖器和前置放大器相連，電源濾波電路通過真空插座與來自時鐘驅(qū)動電路板的輸入電源相連接，EMCCD器件垂直、水平時鐘輸入端通過阻容網(wǎng)絡(luò)及真空插座與來自時鐘驅(qū)動電路板的輸入驅(qū)動時鐘相連接，電流緩沖器通過真空插座與來自時鐘驅(qū)動電路板的垂直時鐘相連，EMCCD器件模擬信號輸出端接2.2kΩ的負載電阻器，EMCCD器件模擬信號輸出端與隔直電容器連接，隔直電容器與運算放大器OPA642構(gòu)成的前置放大器連接，EMCCD器件采用TI公司的IMPACTRON?CCD器件，CCD輸出的模擬視頻信號，經(jīng)隔直電容器進入由運算放大器OPA642組成的前置放大器。

3.根據(jù)權(quán)利要求1所述的EMCCD相機成像與數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述時鐘驅(qū)動電路板包括集成線性穩(wěn)壓電源電路、電平轉(zhuǎn)換電路、時鐘緩沖器、時鐘驅(qū)動器；集成線性穩(wěn)壓電源電路包括固定和可調(diào)的集成線性穩(wěn)壓電源電路以及相應(yīng)的磁珠電容濾波電路，電平轉(zhuǎn)換電路包括多個集成運算放大器構(gòu)成的提供不同電壓水平的電源電路，時鐘驅(qū)動器包括垂直時鐘、水平時鐘和高壓倍增時鐘的驅(qū)動電路，時鐘驅(qū)動器分別與時鐘緩沖器、電平轉(zhuǎn)換電路連接，集成線性穩(wěn)壓電源電路分別與電平轉(zhuǎn)換電路、時鐘緩沖器、時鐘驅(qū)動器連接，時鐘驅(qū)動器輸出的垂直時鐘與杜瓦瓶內(nèi)電路板電流緩沖器連接，時鐘驅(qū)動器輸出的水平時鐘、高壓倍增時鐘與杜瓦瓶內(nèi)電路板阻容網(wǎng)絡(luò)連接，外部線性穩(wěn)壓直流電源與集成線性穩(wěn)壓電源電路相連。

4.根據(jù)權(quán)利要求1所述的EMCCD相機成像與數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述成像控制與傳輸電路板包括模擬電源濾波電路、數(shù)字電源濾波電路、后置緩沖放大器、模擬信號處理器、時序信號緩沖器、圖像數(shù)據(jù)緩沖器、Camera?Link接口電路、可編程邏輯器件FPGA及FPGA周邊電路；模擬電源濾波電路分別與后置緩沖放大器、模擬信號處理器和時序信號緩沖器相連接，數(shù)字電源濾波電路分別與圖像緩沖放大器、Camera?Link接口電路、FPGA周邊電路相連接，后置緩沖放大器、模擬信號處理器、圖像數(shù)據(jù)緩沖器、Camera?Link接口電路依次相連，模擬信號處理器采用一片ADI公司的模擬前端器件AD9845B，Camera?Link接口電路包括Channel?Link發(fā)送芯片、低壓差分信號LVDS收發(fā)器件，圖像數(shù)據(jù)上傳的Channel?Link發(fā)送芯片采用DS90CR287，LVDS收發(fā)器件采用DS90LV048與DS90LV047，Channel?Link發(fā)送芯片和LVDS收發(fā)器件通過Camera?Link電纜與圖像工作站中的Camera?Link圖像采集卡的相連；可編程邏輯器件FPGA?包括FPGA控制邏輯電路、NiosⅡ軟核?CPU控制器、FPGA時序發(fā)生器和FPGA圖像數(shù)據(jù)I/O電路；FPGA周邊電路包括主時鐘電路、SRAM電路和JTAG接口電路，F(xiàn)PGA控制邏輯電路和NiosⅡ軟核?CPU控制器分別與FPGA周邊電路、FPGA時序發(fā)生器、FPGA圖像數(shù)據(jù)I/O電路、圖像數(shù)據(jù)緩沖器、Camera?Link接口電路相連接，F(xiàn)PGA時序發(fā)生器通過時序信號緩沖器與模擬信號處理器連接，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸入端并聯(lián)連接到模擬信號處理器數(shù)據(jù)輸出端，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸出端并聯(lián)連接到Camera?Link接口電路數(shù)據(jù)輸入端，F(xiàn)PGA控制邏輯電路和NiosⅡ軟核?CPU控制器通過Camera?Link接口電路中的通用串行數(shù)據(jù)接口與外部的Camera?Link圖像采集卡和圖像工作站相連接，F(xiàn)PGA時序發(fā)生器的EMCCD垂直、水平時鐘輸出端與時鐘驅(qū)動電路板的時鐘緩沖器輸入法端連接，外部線性穩(wěn)壓直流電源與數(shù)字電源濾波電路相連。