[實用新型]基于FPGA的梳狀譜發(fā)生器

有效

• 申請?zhí)枺?/td>: 201420013782.8
• 申請日: 2014-01-10
• 公開（公告）號: CN203691364U
• 公開（公告）日: 2014-07-02
• 發(fā)明（設計）人: 謝寧川
• 申請（專利權）人: 成都九洲迪飛科技有限責任公司
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 成都立信專利事務所有限公司 51100
• 代理人: 馮忠亮

技術領域：

本實用新型涉及電子通訊干擾機的梳狀譜發(fā)生器。

背景技術：

目前市場上的梳狀譜發(fā)生器是基于模擬電路的,存在以下問題:

1.靈活性較差；

2.電路復雜,可生產性差；?

3.體積較大。

實用新型內容：

本實用新型的目的是提供一種靈活性好、梳狀譜的生成靈活可調,?修改調試方便，可生產性高，體積小的基于FPGA的數字梳狀譜發(fā)生器。

本實用新型的目的是這樣實現的：

基于FPGA的梳狀譜發(fā)生器，?FPGA芯片1的輸出依次經數模轉換器2、低通濾波器3、混頻器5、帶通濾波器6、放大器7與帶通濾波器8連接，帶通濾波器8與天線連接。本振4與混頻器5連接。

本實用新型基于數字信號處理技術，利用了最新超大規(guī)模集成電路的高速高容量和高速D/A的發(fā)展結合快速FFT算法實現了靈活可調的梳狀譜發(fā)生器。FPGA程序采用verlog?hdl語言設計，修改調試方便。整個系統結構簡單，核心都位于FPGA程序內部，一旦設計完成，生產過程無需調試，可生產性高；同時可以以IP模塊的方式與其它模塊集成到同一個FPGA。本實用新型具有靈活性好、梳狀譜的生成靈活可調,可生產性高、體積小等諸多技術優(yōu)點。

附圖說明：

圖1?本實用新型的電路原理圖

具體實施方式：

本實用新型的FPGA芯片1（XC6VLX240T—2FF784I）的內部有參數配置模塊連接IFFT模塊,其輸出端口順次連接數模轉換器2（AD9726BSVZ）、低通濾波器3（LFCN—225+）、本振4（AD4360—3）和混頻器5（LT5578IUH）、帶通濾波器6（CAF457C1950P100A）、放大器7（AH118）、低通濾波器8（LFCN—1000+）。其中數模轉換器2的時鐘速率為400M。

本實用新型的梳狀譜發(fā)生器的FPGA芯片1包括參數配置模塊、IFFT模塊?，其中參數配置模塊的輸入端接收配置參數，包括確定梳狀譜的起始頻率,間隔頻率等,確定哪些子載波有效，其輸出端連接IFFT模塊的輸入端，IFFT模塊包括2的N次方個子載波，由輸入確定哪些子載波有效，則IFFT輸出信號即為包含多個子載波的梳狀譜數字信號，IFFT的輸出通過數模轉換器2輸出模擬梳狀譜信號，數模轉換器2的時鐘為400MHz，因此輸出信號為0～200MHz的模擬梳狀譜信號，數模轉換器2輸出端所接濾波器取出有用的信號，再通過混頻器把梳狀譜信號的頻段變到工作頻段。

本實用新型的梳狀譜發(fā)生器模塊基于數字信號處理技術，利用了最新超大規(guī)模集成電路的高速高容量和高速D/A的發(fā)展結合快速FFT算法實現了靈活可調的梳狀譜發(fā)生器。FPGA程序采用verlog?hdl語言設計，修改調試方便。整個系統結構簡單，核心都位于FPGA程序內部，一旦設計完成，生產過程無需調試，可生產性高；同時可以以IP模塊的方式與其它模塊集成到同一個FPGA。