[發明專利]用于在單個指令中執行移位和異或運算的方法和裝置

有效

• 申請號: 201410857443.2
• 申請日: 2010-12-15
• 公開（公告）號: CN104699456B
• 公開（公告）日: 2019-02-15
• 發明（設計）人: V·戈帕爾;J·D·吉爾福德;E·奧茲圖科;W·K·費格哈利;G·M·沃爾里齊;M·G·迪克森
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 毛力

1.一種數據處理系統，包括：

總線；

顯示控制單元，耦合到所述總線；

存儲器接口，耦合到所述總線；以及

處理器，耦合到所述總線，所述處理器包括：

多級的高速緩存，包括一級(L1)高速緩存；

多個寄存器；

指令預取單元，用于獲取指令，所述指令包括移位和異或(XOR)指令，其中所述移位和異或指令具有：用于標識第一源運算數的第一源運算數標識符、用于標識第二源運算數的第二源運算數標識符、用于標識目的地寄存器的目的地運算數標識符、用于指定移位量的立即數字段、以及用于將所述第一源運算數和所述第二源運算數標識為32位運算數以及64位運算數中的一個的字段；

解碼器，耦合到所述指令預取單元，并且用于對所獲取的包括所述移位和異或指令的指令進行解碼；

執行單元，耦合到所述解碼器，并且用于響應于所述移位和異或指令，執行移位和異或操作，所述移位和異或操作用于：

將所述第一源運算數向左左移位將由所述立即數字段指定的移位量，其中所述第一源運算數包括將響應于所述移位和異或指令而被移位的所有數據；

將經左移位的第一源運算數與所述第二源運算數進行異或運算；以及

將經左移位和異或得到的的結果值存儲在將由所述目的地運算數標識符指定的所述目的地寄存器中；以及

浮點單元，用于對浮點數據元進行操作，

其中所述處理器是通用處理器。

2.如權利要求1所述的數據處理系統，其特征在于，所述多個寄存器包括：

多個整數寄存器；

用于存儲浮點運算數的多個寄存器，所述浮點運算數包括：128位壓縮雙運算數，包括兩個64位雙浮點數據元；

多個狀態寄存器；以及

指令指針寄存器。

3.如權利要求1所述的數據處理系統，其特征在于，所述第一源運算數是標量值，所述目的地寄存器是標量寄存器，所述第一源運算數和所述第二源運算數將在不同于所述目的地寄存器的存儲位置上提供，并且所述處理器具有簡約指令集計算(RISC)架構。

4.如權利要求1所述的數據處理系統，其特征在于，所述指令具有一個或多個字段以編碼所述移位和異或操作的類型。

5.如權利要求1所述的數據處理系統，其特征在于，所述浮點單元用于執行64位對64位浮點除法,所述處理器具有簡約指令集計算(RISC)架構，并且所述處理器具有無序執行邏輯。

6.一種數據處理系統，包括：

總線；

顯示控制單元，耦合到所述總線；

存儲器接口，耦合到所述總線；以及

處理器，耦合到所述總線，所述處理器包括：

多級的高速緩存，包括一級(L1)高速緩存；

多個寄存器；

指令預取單元，用于獲取指令，所述指令包括移位和異或(XOR)指令，其中所述移位和異或指令具有：用于標識第一源運算數的第一源運算數標識符、用于標識第二源運算數的第二源運算數標識符、用于標識目的地寄存器的目的地運算數標識符、用于指定移位量的立即數字段、以及用于將所述第一源運算數和所述第二源運算數標識為64位運算數的字段；

解碼器，耦合到所述指令預取單元，并且用于對所獲取的包括所述移位和異或指令的指令進行解碼；

執行單元，耦合到所述解碼器，并且用于響應于所述移位和異或指令，執行移位和異或操作，所述移位和異或操作用于：

將表示所述第一源運算數的64位數據算術地移位由所述立即數字段所指定的移位量；

將經算術地移位的第一源運算數與所述第二源運算數進行異或運算；以及

將經算術移位和異或得到的的結果值存儲在將由所述目的地運算數標識符指定的所述目的地寄存器中；以及

浮點單元，用于對浮點數據元進行操作，

其中所述處理器是通用處理器，并且所述處理器具有簡約指令集計算(RISC)架構。