[發明專利]半導體器件及其形成方法

在審

• 申請號: 201410854957.2
• 申請日: 2014-12-30
• 公開（公告）號: CN104538365A
• 公開（公告）日: 2015-04-22
• 發明（設計）人: 高超;王哲獻;江紅;李冰寒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;駱蘇華

1.一種半導體器件的形成方法，其特征在于，包括：

提供襯底，所述襯底包括存儲區和外圍區，所述存儲區用于形成存儲單元，所述外圍區用于形成外圍電路；

在存儲區的襯底上形成存儲區掩模層；

在存儲區的襯底上形成圍繞所述存儲區掩模層的保護環；

在外圍區的襯底上依次形成外圍區浮柵層和外圍區掩模層；

在所述存儲區掩模層、保護環以及外圍區掩模層上形成保護層，位于存儲區的保護層為存儲區保護層，位于外圍區的保護層為外圍區保護層；

依次去除所述外圍區保護層、所述外圍區掩模層以及外圍區浮柵層，露出外圍區的襯底。

2.如權利要求1所述的形成方法，其特征在于，所述存儲區掩模層和所述外圍區掩模層的材料相同。

3.如權利要求1所述的形成方法，其特征在于，所述保護層材料為氧化硅。

4.如權利要求1所述的形成方法，其特征在于，所述保護層厚度在到范圍內。

5.如權利要求1所述的形成方法，其特征在于，形成所述保護層的步驟包括：采用化學氣相沉積、原子層沉積或爐管的方式形成所述保護層。

6.如權利要求1所述的形成方法，其特征在于，所述襯底中還形成有隔離結構，位于所述存儲區和所述外圍區交界處的隔離結構將所述襯底分隔為存儲區襯底和外圍區襯底；

所述去除所述外圍區保護層、所述外圍區掩模層以及外圍區浮柵層的步驟包括：

去除所述外圍區保護層和部分厚度的外圍區掩模層；

去除剩余的外圍區掩模層，露出所述外圍區浮柵層和所述隔離結構的頂部；

去除所述外圍區浮柵層，露出所述外圍區襯底。

7.如權利要求6所述的形成方法，其特征在于，采用干法刻蝕的方法去除所述外圍區保護層和部分厚度的外圍區掩模層。

8.如權利要求6所述的形成方法，其特征在于，采用濕法刻蝕去除剩余的外圍區掩模層。

9.如權利要求8所述的形成方法，其特征在于，所述采用濕法刻蝕去除剩余的外圍區掩模層的步驟包括：采用熱磷酸刻蝕去除剩余的外圍區掩模層。

10.如權利要求6所述的形成方法，其特征在于，所述去除所述外圍區浮柵層的步驟包括：采用各向同性干法刻蝕去除所述外圍區浮柵層，露出所述外圍區襯底。

11.如權利要求1所述的形成方法，其特征在于，在提供襯底之后，所述形成方法還包括：

在襯底中形成隔離結構，位于所述存儲區和所述外圍區交界處的所述隔離結構將所述襯底分為存儲區襯底和外圍區襯底；

在存儲區襯底上依次形成存儲區浮柵層和存儲區控制柵層；

形成存儲區掩模層的步驟包括：在所述存儲區控制柵層上形成所述存儲區掩模層；

之后，以所述存儲區掩模層為掩模刻蝕所述存儲區浮柵層和存儲區控制柵層，在所述存儲區控制柵層和所述存儲區浮柵層上形成露出襯底的第一開口，并在存儲區和外圍區交界處形成露出隔離結構且圍繞所述存儲區的第二開口，所述第二開口的寬度小于所述第一開口的寬度；

在所述第一開口的側壁上形成第一側墻，并在所述第二開口的側壁上形成第二側墻；

在形成有第一側墻的第一開口中填充導電材料，形成第一導電結構，所述第一導電結構與所述第一側墻構成所述互連結構；

在形成有第二側墻的第二開口中填充導電材料，形成第二導電結構；所述第二導電結構與所述第二側墻構成所述保護環。

12.如權利要求11所述的形成方法，其特征在于，所述保護環的寬度小于所述互連結構的寬度。

13.如權利要求12所述的形成方法，其特征在于，所述互連結構與所述保護環的寬度差值在100nm以內。

14.如權利要求1所述的形成方法，其特征在于，所述保護環的寬度范圍為200nm到400nm。

15.一種半導體器件，其特征在于，包括：

襯底，所述襯底包括存儲區，所述存儲區用于形成存儲單元；

位于存儲區襯底上的存儲區掩模層，所述存儲區掩模層用于在存儲區襯底上形成所述存儲單元時作為掩模；

位于所述存儲區襯底上，圍繞所述存儲區掩模層的保護環。