[發(fā)明專利]用于檢測通孔的電學(xué)測試結(jié)構(gòu)的制備方法

在審

• 申請?zhí)枺?/td>: 201410852300.2
• 申請日: 2014-12-30
• 公開（公告）號: CN104465446A
• 公開（公告）日: 2015-03-25
• 發(fā)明（設(shè)計(jì)）人: 盧意飛
• 申請（專利權(quán)）人: 上海集成電路研發(fā)中心有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海天辰知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及用于檢測通孔電阻和漏電的電學(xué)測試結(jié)構(gòu)的制備方法。

背景技術(shù)

根據(jù)摩爾定律，半導(dǎo)體器件關(guān)鍵尺寸的不斷縮小，互連線的線寬尺寸也持續(xù)減小，為了獲得互連線介電膜中更低的電阻和電容，0.13um及以下的工藝代，逐步由銅互連代替了鋁互連。由于金屬銅干法刻蝕難度大，一般采用雙大馬士革工藝來形成銅互連和通孔。

銅互連工藝中，電阻和漏電是工藝非常關(guān)注的部分，電阻的大小影響器件的速度，漏電的大小影響器件的可靠性，漏電過大甚至?xí)?dǎo)致器件失效，所以在工藝開發(fā)過程中，會設(shè)計(jì)一些結(jié)構(gòu)來監(jiān)控銅互連結(jié)構(gòu)的電阻和漏電，一旦發(fā)現(xiàn)電阻和漏電值超出規(guī)格，就說明工藝存在一定的問題。

現(xiàn)有的檢測通孔電阻和漏電的電學(xué)測試結(jié)構(gòu)通常包括上層金屬，通孔和下層金屬；在該電學(xué)測試結(jié)構(gòu)的制備過程中，由于互連尺寸不斷縮小，對于小尺寸通孔的電學(xué)測試結(jié)構(gòu)采用的版圖中的圖形間的關(guān)鍵尺寸逐漸達(dá)到了單次光刻技術(shù)的極限，光刻的工藝窗口越來越小，這將會導(dǎo)致對光刻分辨率的要求越來越高；為了提高光刻分辨率，可以采用圖形拆分拼接技術(shù)等工藝，利用大尺寸的圖形來拼接形成小尺寸的圖形；然而，針對多層圖形需要拆分多次，多次圖形拆分拼接技術(shù)的應(yīng)用無疑增加了工藝復(fù)雜度和工藝成本；例如，在制備電學(xué)測試結(jié)構(gòu)中，不僅需要拆分上、下層金屬圖形，還需要拆分通孔圖形。

因此，在檢測小尺寸通孔電阻和漏電的電學(xué)測試結(jié)構(gòu)的制備過程中，研究如何在不增加成本和工藝復(fù)雜度的前提下，提高光刻分辨率和光刻精度具有重要意義。

發(fā)明內(nèi)容

為了克服以上問題，本發(fā)明旨在提供一種用于檢測通孔電阻和漏電的電學(xué)測試結(jié)構(gòu)的制備方法，通過對版圖進(jìn)行設(shè)計(jì)，在無需對通孔版圖進(jìn)行拆分的前提下，提高通孔的光刻分辨率，進(jìn)而簡化工藝步驟。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種用于檢測通孔電阻和漏電的電學(xué)測試結(jié)構(gòu)的制備方法，在一表面具有下介質(zhì)層的半導(dǎo)體襯底上進(jìn)行，其包括：

步驟01：設(shè)計(jì)版圖；所述版圖包括：按一定間距排列的多條金屬圖形和與多條相鄰的金屬圖形交叉連接的通孔圖形；其中，每條所述金屬圖形由上層金屬圖形和下層金屬圖形構(gòu)成；所述上層金屬圖形的端部和與之相鄰的所述下層金屬圖形的端部重疊，以形成重疊區(qū)；所述通孔圖形與多條相鄰金屬圖形上的所述重疊區(qū)相連接，且所述通孔圖形的尺寸大于目標(biāo)通孔的尺寸；

步驟02：采用所述版圖中的所述下層金屬圖形，在所述半導(dǎo)體襯底表面的下介質(zhì)層中刻蝕出多條下層金屬圖案，并在所述多條下層金屬圖案中填充金屬，以形成下層金屬；

步驟03：在完成所述步驟02的半導(dǎo)體襯底上依次沉積上介質(zhì)層、刻蝕阻擋層和硬掩膜層；

步驟04：采用所述版圖中的所述上層金屬圖形，經(jīng)光刻和刻蝕，在所述硬掩膜層中形成多條上層金屬圖案；

步驟05：在完成所述步驟04的半導(dǎo)體襯底上涂覆光刻膠；然后采用所述版圖中的所述通孔圖形，在所述光刻膠中形成所述通孔圖案；

步驟06：通過刻蝕工藝，刻蝕所述刻蝕阻擋層和所述上介質(zhì)層，并停止于所述上介質(zhì)層中，從而在部分所述上介質(zhì)層中形成目標(biāo)通孔圖案；

步驟07：去除所述硬掩膜層表面的殘余光刻膠；

步驟08：以所述硬掩膜層為掩膜，繼續(xù)向下刻蝕所述上介質(zhì)層，直至暴露出所述下層金屬表面，以在所述上介質(zhì)層中形成上層金屬圖案和所述目標(biāo)通孔；其中，所述目標(biāo)通孔的尺寸由所述光刻膠中的所述通孔圖案與所述硬掩膜層中的所述上層金屬圖案的重疊區(qū)域決定；

步驟09：去除刻蝕阻擋層和硬掩膜層，然后向目標(biāo)通孔中和上層金屬圖案中填充金屬，以形成填充通孔和上層金屬。

優(yōu)選地，所述步驟01中，所述上層金屬圖形為條狀，所述下層金屬圖形為條狀，所述通孔圖形為條狀，所述通孔圖形長度方向上的兩端超出與之相連的所述金屬圖形的邊緣。

優(yōu)選地，多條所述上層金屬圖形或多條所述下層金屬圖形構(gòu)成：呈“S”型連續(xù)環(huán)繞的鏈狀。

優(yōu)選地，多條所述上層金屬圖形或多條所述下層金屬圖形構(gòu)成：呈多根叉指型交叉排布的鏈狀。

優(yōu)選地，所述步驟05中，在涂覆光刻膠之前，先在完成所述步驟04的半導(dǎo)體襯底上涂覆底部抗反射層。

優(yōu)選地，所述步驟06包括：首先，在所述底部抗反射層中刻蝕出所述多條通孔圖案，然后，刻蝕所述刻蝕阻擋層和所述上介質(zhì)層。

優(yōu)選地，所述步驟07還包括：去除所述硬掩膜層表面的所述底部抗反射層。

優(yōu)選地，所述步驟06、所述步驟08或所述步驟09中，采用等離子體干法刻蝕工藝。