[發(fā)明專利]低溫多晶硅(LTPS)產(chǎn)品結(jié)構(gòu)及制造方法

有效

• 申請?zhí)枺?/td>: 201410852082.2
• 申請日: 2014-12-31
• 公開（公告）號: CN104465674B
• 公開（公告）日: 2018-01-02
• 發(fā)明（設(shè)計(jì)）人: 田勇;趙莽
• 申請（專利權(quán)）人: 深圳市華星光電技術(shù)有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L27/32;H01L21/77
• 代理公司: 深圳翼盛智成知識產(chǎn)權(quán)事務(wù)所(普通合伙)44300
• 代理人: 黃威

1.一種低溫多晶硅(LTPS)產(chǎn)品結(jié)構(gòu)，包括:

一基材；

至少一N型金屬氧化半導(dǎo)體(NMOS)位于所述基材上；

至少一P型金屬氧化半導(dǎo)體(PMOS)位于所述基材上；

一第一金屬層，位于所述NMOS與所述PMOS的一柵極絕緣層上，所述第一金屬層用于形成一柵極、以及用于形成至少一第一走線；

一第二金屬層，用于形成所述NMOS與所述PMOS的漏極和源極以及至少一第二走線；

一層間絕緣層，位于所述第一金屬層以及所述柵極絕緣層上；

一平坦層位于所述NMOS以及所述PMOS上方；

一第一透明導(dǎo)電層位于所述平坦層上方并覆蓋所述平坦層至少一部分；

一保護(hù)層位于所述平坦層和所述第一透明導(dǎo)電層上方；

一第二透明導(dǎo)電層位于所述保護(hù)層上方，所述第二透明導(dǎo)電層經(jīng)由穿過所述保護(hù)層以及所述平坦層的通孔與所述NMOS的漏極和源極相連結(jié)；

至少一挖槽，所述挖槽穿過所述平坦層和所述層間絕緣層，以及所述挖槽穿過所述第一透明導(dǎo)電層、所述保護(hù)層、以及所述第二透明導(dǎo)電層中至少之一層以曝露所述第一走線的一端點(diǎn)；

其中所述第一走線的所述端點(diǎn)包括一第一墊，所述第一墊是與一電路單元測試管腳電性相連，所述挖槽是曝露出所述第一墊；

所述第一走線的所述端點(diǎn)包括一第一墊，所述第一墊是與一集成電路芯片電性相連，所述挖槽是曝露出所述第一墊；以及

所述第一走線的所述端點(diǎn)包括一第一墊，所述第一墊是與一軟性電路板電性相連，所述挖槽是曝露出所述第一墊。

2.根據(jù)權(quán)利要求1所述低溫多晶硅產(chǎn)品結(jié)構(gòu)，其中，所述N型金屬氧化半導(dǎo)體包括:

一遮蔽層位于所述基材上以覆蓋部分基材；

一阻隔層位于所述遮蔽層以及基材上；

一二氧化硅層位于阻隔層上；

一N通道層位于二氧化硅層上，所述N通道層具一多晶硅層、兩N⁺型層，所述兩N⁺型層的內(nèi)側(cè)各自接合于所述N通道層的兩外側(cè)，兩N^-型層的兩端各自接合于所述多晶硅層外側(cè)端以及兩N⁺型層的內(nèi)側(cè)端；

所述柵極絕緣層，位于所述N通道層以及所述二氧化硅層上；

所述第一金屬層，經(jīng)由所述柵極絕緣層與所述N通道層絕緣分隔；

一層間絕緣層，位于所述N型金屬氧化半導(dǎo)體(NMOS)最上層；以及

漏極和源極，由所述第二金屬層形成，各自經(jīng)由通孔連結(jié)所述N⁺型層,所述通孔穿設(shè)于所述層間絕緣層以及所述柵極絕緣層。

3.根據(jù)權(quán)利要求1所述的低溫多晶硅產(chǎn)品結(jié)構(gòu)，其中，所述P型金屬氧化半導(dǎo)體，包括:

一阻隔層位于所述基材上；

一二氧化硅層位于阻隔層上；

一P通道層位二氧化硅層上，所述P通道層具一多晶硅層、兩P⁺型層，所述兩P⁺型層的內(nèi)側(cè)各自接合于所述多晶硅層的兩外側(cè)；

所述柵極絕緣層，位于所述P通道層以及所述二氧化硅層上；

所述第一金屬層，經(jīng)由所述柵極絕緣層與所述P通道層與絕緣分隔；

一層間絕緣層，位于所述P型金屬氧化半導(dǎo)體(PMOS)最上層；以及

漏極和源極，由所述第二金屬層形成，各自經(jīng)由通孔連結(jié)所述P型金屬氧化半導(dǎo)體的所述P⁺型層，所述通孔穿設(shè)于所述層間絕緣層以及所述柵極絕緣層。

4.一種低溫多晶硅產(chǎn)品的制造方法，包括:

提供一基材；

形成NMOS與PMOS于所述基材上；

形成第一金屬層于所述NMOS與所述PMOS的一柵極絕緣層上，并加以圖案化以構(gòu)成所述NMOS與所述PMOS的柵極以及至少一第一走線；

形成第二金屬層并加以圖案化以構(gòu)成所述NMOS與所述PMOS的漏極與源極以及至少一第二走線；

形一層間絕緣層于所述第一金屬層以及所述柵極絕緣層上；

形成平坦層于NMOS與PMOS上，所述平坦層覆蓋所述NMOS與所述PMOS的漏極和源極以及所述第二走線；

形成第一透明導(dǎo)電層于所述平坦層上以覆蓋至少一部分所述平坦層；

形成保護(hù)層于第一透明導(dǎo)電層與所述平坦層上；

形成第二透明導(dǎo)電層于所述保護(hù)層上；

挖洞形成至少一挖槽，所述挖槽穿過所述平坦層和所述層間絕緣層，以及所述挖槽穿過所述第一透明導(dǎo)電層、所述保護(hù)層、以及所述第二透明導(dǎo)電層中至少之一層以曝露所述第一走線的一端點(diǎn)；

其中所述第一走線的端點(diǎn)包含一第一墊，且所述第一走線與一電路單元測試管腳電性相連，所述挖槽形成于所述第一墊的上方；

所述第一走線的端點(diǎn)包含一第一墊，且所述第一走線與一集成電路芯片電性相連，所述挖槽形成于所第一述墊的上方；以及

所述第一走線的端點(diǎn)包含一第一墊，且所述第一走線與一軟性電路板電性相連，所述挖槽形成于所述墊的上方。