[發明專利]一種基于二次塑封技術的三維堆疊封裝結構及其制備方法

在審

• 申請號: 201410849009.X
• 申請日: 2014-12-30
• 公開（公告）號: CN104538368A
• 公開（公告）日: 2015-04-22
• 發明（設計）人: 諶世廣;王虎;李濤濤;梁天勝;劉衛東
• 申請（專利權）人: 華天科技（西安）有限公司
• 主分類號: H01L23/29
• 分類號: H01L23/29;H01L21/56
• 代理公司: 無
• 代理人: 無

技術領域

本發明涉及半導體封裝技術領域，具體一種基于二次塑封技術的三維堆疊封裝結構及其制備方法。

背景技術

三維堆疊封裝可以在更小的空間內集成更多的半導體芯片，采用三維堆疊封裝的產品擁有更高的性能、更高的可靠性，以及更低的價格。目前，采用三維堆疊封裝的產品，例如存儲器，能實現更大的存儲量，并且已經實現工業化生產。

目前FC+WB制備技術有如下挑戰：

(1)多層芯片堆疊加工過程對可靠性的影響；

(2)大芯片多芯片堆疊工藝能力要求高。

優點：工藝成熟；

缺點：上層芯片進行上芯及壓焊時易對下層芯片bump焊接層造成沖擊，影響可靠性。

發明內容

對于上述現有技術存在的問題，本發明公開了一種基于二次塑封技術的三維堆疊封裝結構及其制備方法，其采用二次塑封技術解決了保護底層芯片焊接可靠性的問題。

一種基于二次塑封技術的三維堆疊封裝結構，主要包括有基板、焊盤、凸點、芯片、塑封線槽、上層芯片、鍵合線、第二次塑封體、第一次塑封體。所述基板通過焊盤、凸點連接芯片，所述第一次塑封體包圍芯片、焊盤、凸點和基板的上表面，芯片上表面裸露，第一次塑封體上有塑封線槽，塑封線槽底部裸露有焊盤；所述芯片上連接有上層芯片，鍵合線連接上層芯片和塑封線槽底部的焊盤，第二次塑封體包圍上層芯片、鍵合線、第一次塑封體以及塑封線槽。

一種基于二次塑封技術的三維堆疊封裝結構的制備方法，其按照以下具體步驟進行：

步驟一：基板上倒裝上芯有芯片；

步驟二：第一次塑封體包圍芯片、焊盤、凸點和基板的上表面，裸露出芯片的上表面，第一次塑封體上制作塑封線槽，塑封線槽底部裸露出焊盤；

步驟三：錫膏印刷和回流；

步驟四：上層芯片連接在芯片上；

步驟五：鍵合線連接上層芯片和塑封線槽底部的焊盤；

步驟六：第二次塑封體包圍上層芯片、鍵合線、第一次塑封體以及塑封線槽，完成三維堆疊封裝結構。

該發明的優點:

1、一次塑封對下層芯片bump焊接層形成保護；

2、二次塑封選取普通塑封料降低封裝成本。

附圖說明

圖1為倒裝上芯完成的產品圖；

圖2為用特殊模具制作的塑封圖；

圖3為上層芯片上芯圖；

圖4為上層芯片壓焊圖；

圖5為整體塑封圖；

圖6位兩次塑封位置關系圖。

圖中，1為基板，2為焊盤，3為凸點，4為芯片，5為塑封線槽，6為上層芯片，7為鍵合線，8為第二次塑封體，9為第一次塑封體。

具體實施方式

如圖6所示，一種基于二次塑封技術的三維堆疊封裝結構，主要包括有基板1、焊盤2、凸點3、芯片4、塑封線槽5、上層芯片6、鍵合線7、第二次塑封體8、第一次塑封體9。所述基板1通過焊盤2、凸點3連接芯片4，所述第一次塑封體9包圍芯片4、焊盤2、凸點3和基板1的上表面，芯片4上表面裸露，第一次塑封體9上有塑封線槽5，塑封線槽5底部裸露有焊盤2；所述芯片4上連接有上層芯片6，鍵合線7連接上層芯片6和塑封線槽5底部的焊盤2，第二次塑封體8包圍上層芯片6、鍵合線7、第一次塑封體9以及塑封線槽5。

一種基于二次塑封技術的三維堆疊封裝結構的制備方法，其按照以下具體步驟進行：

步驟一：基板1上倒裝上芯有芯片4，如圖1所示；

步驟二：第一次塑封體9包圍芯片4、焊盤2、凸點3和基板1的上表面，裸露出芯片4的上表面，第一次塑封體9上制作塑封線槽5，塑封線槽5底部裸露出焊盤2，如圖2所示；

步驟三：錫膏印刷和回流，如圖2所示；

步驟四：上層芯片6連接在芯片4上，如圖3所示；

步驟五：鍵合線7連接上層芯片6和塑封線槽5底部的焊盤2，如圖4所示；步驟六：第二次塑封體8包圍上層芯片6、鍵合線7、第一次塑封體9以及塑封線槽5，完成三維堆疊封裝結構，如圖5所示。