[發明專利]具有重分布線的堆疊集成電路

有效

• 申請號: 201410844501.8
• 申請日: 2014-12-30
• 公開（公告）號: CN105321903B
• 公開（公告）日: 2018-12-14
• 發明（設計）人: 何承穎;林政賢;許文義;洪豐基;楊敦年;蔡映麟
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L25/065;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種集成電路結構，包括：

第一半導體芯片，包括：

第一襯底，由半導體材料形成；

多個第一介電層，位于所述第一襯底下面；

介電層，具有與所述第一襯底的頂面共面的頂端以及與所述第一襯底的底面共面的底端；和

第二半導體芯片，包括：

第二襯底；

多個第二介電層，位于所述第二襯底上方，其中，所述多個第一介電層的底層接合至所述多個第二介電層的頂層；和

金屬焊盤，位于所述多個第二介電層中的一層中；

重分布線，位于所述第一襯底上方；

第一導電插塞，位于所述重分布線的下面并且電連接至所述重分布線，其中，所述第一導電插塞包括：

第一部分，從所述第一襯底的半導體材料的頂面延伸至所述第一襯底的半導體材料的底面，其中，所述介電層環繞所述第一部分并且與所述第一部分接觸；和

第二部分，從所述第一襯底的半導體材料的底面延伸至所述金屬焊盤，其中，所述第二部分的底面接觸所述金屬焊盤的頂面，并且所述第一部分和所述第二部分形成連接的區域，其中，所述第一部分的寬度大于所述第二部分的寬度。

2.根據權利要求1所述的集成電路結構，其中，所述第一導電插塞包括從所述第一襯底的頂面延伸至所述第二半導體芯片內的均質材料，在所述均質材料中沒有形成界面。

3.根據權利要求1所述的集成電路結構，進一步包括引線接合件，位于所述重分布線上方并且接合至所述重分布線。

4.根據權利要求1所述的集成電路結構，進一步包括所述第一襯底上方的介電層，其中，所述重分布線包括延伸至所述介電層內以接觸所述第一導電插塞的通孔。

5.根據權利要求1所述的集成電路結構，其中，所述第一半導體芯片進一步包括形成環形件的額外的金屬焊盤，所述環形件中具有開口，并且所述第一導電插塞的第二部分進一步包括：

第三部分，位于所述額外的金屬焊盤上方；以及

第四部分，穿透所述額外的金屬焊盤以延伸至所述第二半導體芯片的金屬焊盤。

6.根據權利要求1所述的集成電路結構，進一步包括雙鑲嵌結構，所述雙鑲嵌結構包括金屬線和所述金屬線下面的通孔，其中，所述雙鑲嵌結構使所述重分布線與所述第一導電插塞互連。

7.根據權利要求1所述的集成電路結構，其中，所述第一導電插塞的第二部分包括從所述第一襯底的底面延伸至所述金屬焊盤的直的邊緣。

8.根據權利要求1所述的集成電路結構，其中，所述第一半導體芯片進一步包括：

額外的金屬焊盤，位于所述多個第一介電層中；以及

第二導電插塞，從所述第一襯底的頂面延伸至所述額外的金屬焊盤，其中，所述第二導電插塞停止在所述額外的金屬焊盤的頂面上，并且所述重分布線將所述第一導電插塞電連接至所述第二導電插塞。

9.根據權利要求1所述的集成電路結構，其中，所述第一半導體芯片進一步包括：

額外的金屬焊盤，位于所述多個第一介電層中；以及

第二導電插塞，從所述第一襯底的頂面延伸至所述額外的金屬焊盤，其中，所述第二導電插塞停止在所述額外的金屬焊盤的頂面上，并且所述額外的金屬焊盤將所述第一導電插塞物理連接至所述第二導電插塞。