[發明專利]斬波穩零運算放大器中注入電荷的抑制方法

在審

• 申請號: 201410840606.6
• 申請日: 2014-12-30
• 公開（公告）號: CN104601118A
• 公開（公告）日: 2015-05-06
• 發明（設計）人: 王順;王志宇;方廣有
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: H03F1/26
• 分類號: H03F1/26;H03F3/45
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

1.一種斬波穩零運算放大器中注入電荷的抑制方法，通過由與所述斬波穩零運算放大器的輸入斬波器具有相同結構的可調斬波器產生與所述輸入斬波器所產生的注入電荷相同頻率、幅值相等、相位相反的信號，并控制時鐘序列的幅度以調節可調斬波器所產生的注入電荷大小，使之達到與所述輸入斬波器所產生的注入電荷有相同幅值、相反相位，從而達到相對消的目的。

2.一種斬波穩零運算放大器，包括：

主運算放大器；

輸入斬波器和輸出斬波器，其中所述輸入斬波器連接到所述主運算放大器的輸入，用于對輸入信號進行斬波并將斬波輸入信號施加到所述主運算放大器的輸入；所述輸出斬波器連接到所述主運算放大器的輸出，用于對所述主運算放大器的輸出信號進行斬波；

注入電荷抑制電路，具有連接到所述輸入斬波器的輸出，通過與所述輸入斬波器的斬波時鐘頻率同步操作來對所述輸入斬波器的注入電荷進行抑制。

3.根據權利要求2所述的斬波穩零運算放大器，其中所述注入電荷抑制電路包含兩個通道，第一通道連接至所述輸入斬波器的第一開關(2-1)、第二開關(2-2)，第二通道連接至所述輸入斬波器的第三開關(2-3)、第四開關(2-4)，所述注入電荷抑制電路包括：

時鐘發生器，用于產生斬波器所需的時鐘信號；

可調斬波器，由第九開關(11-1)、第十開關(11-2)、第十一開關(11-3)、第十二開關(11-4)組成，第九開關(11-1)和第十開關(11-2)的輸入端相連接作為所述注入電荷抑制電路的第一通道，第十一開關(開關11-3)和第十二開關(11-4)的輸入端相連接作為所述注入電荷抑制電路的第二通道，第九開關(11-1)和第十一開關(11-3)的輸出端短接，第十開關(11-2)和第十二開關(11-4)的輸出端短接。

注入電荷調節電路，由電阻R1、R2構成的電阻分壓網絡和電壓跟隨器組成，輸入端連接至時鐘發生器，輸出端分成兩路，一路連接至可調斬波器中第九開關(11-1)和第十二開關(11-4)的時鐘控制端，一路通過反相器后連接至可調斬波器中第十開關(11-2)和第十一開關(11-3)的時鐘控制端。

4.根據權利要求2所述的斬波穩零運算放大器，其中所述第一開關(2-1)、第四開關(2-4)、第五開關(6-5)、第八開關(6-8)由第一時鐘序列控制，第二開關(2-2)、第四開關(2-4)、第六開關(6-6)、第七開關(6-7)由第二時鐘序列控制，第九開關(11-1)和第十二開關(11-4)由第三時鐘序列控制，第十開關(11-2)和第十一開關(11-3)由第四時鐘序列控制。

5.根據權利要求4所述的斬波穩零運算放大器，其中所述第一至第四時鐘序列為頻率相同的方波信號，以及所述第一時鐘序列和所述第二時鐘序列相位相差半個周期，幅值相同；所述第三時鐘序列和所述第四時鐘序列相位相差半個周期，幅值相同；所述第一時鐘序列和所述第三時鐘序列相位相同，但幅值不同；所述第二時鐘序列和所述第四時鐘序列相位相同，但幅值不同。

6.根據權利要求4所述的斬波穩零運算放大器，其中所述第一時鐘序列和所述第三時鐘序列相位相差半個周期，同時所述第二時鐘序列和所述第四時鐘序列相位相差半個周期。

7.根據權利要求3所述的斬波穩零運算放大器，其中所述可調斬波器所產生的注入電荷與所述輸入斬波器所產生的注入電荷幅值相同、相位相反。

8.根據權利要求3所述的斬波穩零運算放大器，其中所述可調斬波器所產生的注入電荷大小能通過調節所述可調斬波器的時鐘控制序列的幅值來控制。

9.根據權利要求3所述的斬波穩零運算放大器，其中通過調節電阻分壓網絡的比值以達到對所述可調斬波器的時鐘控制序列的幅值進行調節。

10.一種斬波穩零運算放大器中注入電荷的抑制方法，包括以下步驟：

調節如權利要求2至9任意一項所述的斬波穩零運算放大器中的電阻分壓網絡的比值，以調節所述注入電荷抑制電路產生的注入電荷大小，使之達到與所述輸入斬波器所產生的注入電荷有相同幅值、相反相位，從而實現抑制注入電荷的目的。