[發明專利]等離子體處理裝置及等離子體分布的調節方法

有效

• 申請號: 201410836727.3
• 申請日: 2014-12-24
• 公開（公告）號: CN105789010B
• 公開（公告）日: 2017-11-10
• 發明（設計）人: 李俊良
• 申請（專利權）人: 中微半導體設備（上海）有限公司
• 主分類號: H01J37/32
• 分類號: H01J37/32
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙)31275
• 代理人: 林彥之,張磊

技術領域

本發明涉及半導體加工設備及方法，特別涉及一種等離子體處理裝置及應用該處理裝置的調節等離子體分布的方法。

背景技術

等離子體處理裝置被廣泛應用于各種半導體制造工藝，例如沉積工藝(如化學氣相沉積)、刻蝕工藝(如干法刻蝕)等。以等離子體刻蝕工藝為例，圖1示出現有技術的一種電感耦合等離子體刻蝕裝置的結構示意圖。反應腔室10頂部具有絕緣蓋板11，反應腔室10底部設置有用于夾持待處理基片W的靜電夾盤14，進氣單元12設置于反應腔室10的側壁絕緣蓋板11下方。絕緣蓋板11上設置電感耦合線圈13，線圈通過匹配器(圖中未示)與射頻源(圖中未示)連接，通過在線圈13中通入射頻電流產生交變的磁場，進而在反應腔室10內感生出電場，將通過進氣單元11進入反應腔室10的反應氣體電離生成等離子體以對待處理基片W表面進行等離子體處理。

然而，在實際應用中，使用上述的等離子體裝置產生的的等離子體密度的均勻性并不理想，所產生的等離子體的密度具有邊緣區域高于中間區域的特征分布。而由于對基片進行等離子體處理的速率與等離子體密度分布或者原子團分布相關，最終會造成等離子體處理工藝不均勻的情況：例如，基片邊緣刻蝕或處理速率快，中間區域刻蝕或處理速率慢。這就容易造成整個基片范圍內器件特征尺寸的不一致，對半導體器件制造的工藝控制及成品率都有很大影響。因此，如何改善等離子體處理裝置中等離子體密度的均勻性是本領域技術人員目前急需解決的技術問題。

因此，需要提供一種改進的等離子體處理裝置，可改善等離子體分布的均勻性。

發明內容

本發明的主要目的在于克服現有技術的缺陷，提供一種能夠獲得分布較為均勻的等離子體密度和原子團密度分布的等離子體處理裝置。

為達成上述目的，本發明提供一種等離子體處理裝置，其包含反應腔室和驅動單元。其中，反應腔室包括：設于所述反應腔室內、用于載置待處理基片的基座；圍繞所述基片的外周側設置的可移動的組合式遮蔽環，其包括內環和外環，所述外環的內徑大于所述內環的內徑；以及多個叉狀連桿，其上端分為內外兩個支桿，其中外側支桿的位置對應于所述外環，內側支桿的位置對應于所述內環；其中，每一所述支桿的頂端具有一支撐部，所述外側支桿的支撐部的高度大于所述內側支桿的支撐部的高度。所述驅動單元與所述叉狀連桿的下端連接，用于驅動所述叉狀連桿在第一位置和第二位置之間垂直移動；其中當所述叉狀連桿位于所述第一位置時，所述兩個支桿的支撐部均不與所述組合式遮蔽環接觸；當所述叉狀連桿上升至所述第二位置時，所述外環抵貼所述外側支桿的支撐部、所述內環抵貼所述內側支桿的支撐部。

優選地，所述反應腔室還包括一定位組件，所述定位組件包括分別位于所述外環和內環中、供所述外側支桿和內側支桿的支撐部插入的凹陷部。

優選地，所述反應腔室還包括一定位組件，所述定位組件包括分別自所述外側支桿和內側支桿的支撐部向上延伸的插針，以及分別位于所述外環和內環中、相應供所述外側支桿和內側支桿的插針插入的插槽；所述支撐部不可插入其對應的插槽。

優選地，所述插槽為貫通槽或盲槽，當所述插槽為盲槽時，可插入該盲槽的所述插針的長度小于等于所述盲槽的槽深。

優選地，當所述叉狀連桿位于所述第一位置時，所述外環和內環相互貼合而使所述組合式遮蔽環成為一體。

優選地，當所述叉狀連桿位于所述第一位置時，所述組合式遮蔽環由所述基座或覆蓋所述基座的絕緣環支撐。

優選地，所述外側支桿的支撐部的高度大于所述內側支桿的支撐部的3～200mm。

優選地，當所述叉狀連桿位于所述第二位置時，所述內環的下表面位于所述基片的上表面上方-5～20mm。

優選地，所述組合式遮蔽環和所述叉狀連桿為抗等離子體材料制成或表面具有抗等離子體涂層。

根據本發明的另一方面，還提供了一種應用于上述等離子體處理裝置的等離子體分布的調節方法，包括：

將所述叉狀連桿由所述第一位置上升至所述第二位置，以將所述外環與內環的高度差調整為所述外側支桿與內側支桿的高度差；

通過所述外環調節所述反應腔室內的工藝氣體及其等離子體的橫向分布以及通過所述內環調節所述基片邊緣的等離子體反應速率。

相較于現有技術，本發明的有益效果在于通過叉狀連桿的升降調節組合式遮蔽環中內環與外環的高度差，以分別利用外環調整工藝氣體及其等離子體的分布而利用內環調整基片邊緣的等離子體反應速率，最終使得基片表面等離子體處理速率均勻。

附圖說明