[發明專利]漏端隔離的高壓LDMOS的結構及制作方法

在審

• 申請號: 201410835958.2
• 申請日: 2014-12-24
• 公開（公告）號: CN104465779A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: 邢軍軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及集成電路制造領域，具體地說，是涉及高壓BCD工藝中，漏端隔離的高壓LDMOS的結構及制作方法。

背景技術

在高壓BCD(bipolar?CMOS?DMOS)工藝中，常規的LDMOS(橫向擴散金屬氧化物半導體)由于其N型漏端和P型襯底(Sub)形成PN結，因此在漏端有反向偏壓的時候，會造成襯底端有較大的襯底漏電流，從而很容易造成電路失效。

如圖1所示，在常規LDMOS結構中，N型漏端和P型襯底端是個反向二極管結構，所以在N型漏端有反向偏壓時候，該二極管正向導通，使得對P型襯底端漏電；常用的解決方法是在該種LDMOS的外圍加上很寬的一圈P型襯底接地引出端，目的在于在該二極管正向導通時，盡量使該襯底電流流向地而不是芯片內部，但是這種辦法會使芯片面積加大，并且往往沒有效果。

發明內容

本發明要解決的技術問題之一是提供一種漏端隔離的高壓LDMOS的結構，它可以避免因襯底端產生漏電流而導致的電路失效問題。

為解決上述技術問題，本發明的漏端隔離的高壓LDMOS的結構，其N型漂移區和N型埋層之間有一層用于隔離漏端和N型埋層的P型區域，該P型區域與P阱相連。

本發明要解決的技術問題之二是提供上述漏端隔離的高壓LDMOS的制作方法，該方法工藝簡單，成本低。

為解決上述技術問題，本發明的漏端隔離的高壓LDMOS的制作方法，包括以下步驟：

1)在P型襯底上，用光罩定義N型埋層注入區域，注入銻，高溫推阱，形成N型埋層；

2)用光罩定義P型埋層注入區域，注入硼，快速熱退火，形成P型埋層；

3)淀積P型外延；

4)用光罩定義深N阱注入區域，注入磷，高溫推阱，形成深N阱；

5)淀積SiN，用光罩定義有源區，刻蝕掉有源區上的SiN，然后刻蝕淺溝槽隔離，并填充HTO，磨平，去掉SiN，形成淺溝槽隔離；

6)用光罩定義N阱注入區域，注入磷，形成N阱；

7)用光罩定義N型漂移區，注入磷，形成N型漂移區；

8)用光罩定義P阱注入區域，注入硼，形成P阱；

9)用光罩定義P型區域，進行高能量硼注入，在N型漂移區和N型埋層之間形成一層用于隔離N型埋層和漏端的P型區域；

10)生長柵氧化層，并淀積多晶硅，用光罩定義P型體區，進行多晶硅刻蝕，然后進行硼注入，形成P型體區，作為LDMOS的溝道；

11)多晶硅刻蝕，形成LDMOS的柵極、源極端的場板和漏極端的場板；

12)用光罩定義N⁺和P⁺的源漏注入區域，進行離子注入，形成高壓端N⁺的引出和低壓端P⁺的引出，后續按照常規方法完成LDMOS的制作。

本發明在常規LDMOS的制作工藝基礎上，通過雙深N阱擴散工藝，在漂移區下方注入了一層P型區域，將LDMOS的漏端和下面的N型埋層隔離開，從而使得LDMOS漏端對P型襯底形成N/P/N/P的結構，在使用的時候，只要保證N型埋層電位大于等于LDMOS漏端電位和P型區域，就可以使LDMOS的漏端在有反向負載電壓(最高40V)的情況下，和P型襯底隔離，避免因N型漏端與P型襯底二極管導通而漏電；同時由于這層P型區域的引入，和N型漂移區形成RESURF結構，從而還能提高LDMOS的擊穿電壓，降低LDMOS的導通電阻(Rdson)。

附圖說明

圖1是常規LDMOS的結構示意圖。

圖2～圖11是本發明實施例的漏端隔離的高壓LDMOS的制作流程示意圖。

圖中附圖標記說明如下：

1：P型襯底

2：N型埋層

3：P型埋層

4：P型外延

5：深N阱

6：淺溝槽隔離

7：N阱

8：Ndrift

9：P阱

10：P型區域

11：柵氧化層

12：多晶硅

13：P型體區

14：N⁺

15：P⁺

具體實施方式

為對本發明的技術內容、特點與功效有更具體的了解，現結合圖示的實施方式，詳述如下：

本實施例的漏端隔離的高壓LDMOS的具體制作流程，包括以下步驟：