[發明專利]數據存儲方法、存儲模塊和可編程邏輯器件在審
| 申請號: | 201410830638.8 | 申請日: | 2014-12-26 |
| 公開(公告)號: | CN104572573A | 公開(公告)日: | 2015-04-29 |
| 發明(設計)人: | 包朝偉;劉真麒;張志文;唐萬韜 | 申請(專利權)人: | 深圳市國微電子有限公司 |
| 主分類號: | G06F15/78 | 分類號: | G06F15/78 |
| 代理公司: | 深圳鼎合誠知識產權代理有限公司 44281 | 代理人: | 江婷;李發兵 |
| 地址: | 518057 廣東省深圳市南*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數據 存儲 方法 模塊 可編程 邏輯 器件 | ||
技術領域
本發明涉及集成電路設計領域,尤其涉及一種數據存儲方法、存儲模塊和可編程邏輯器件。
背景技術
數字邏輯器件可分為兩大類,固定邏輯器件和可編程邏輯器件。固定邏輯器件的功能是永久性的,制造后無法改變。可編程邏輯器件能夠提供廣泛的組合邏輯,時序邏輯,電壓特性,從而完成許多不同的邏輯功能。
對于可編程邏輯器件,只需要通過開發工具將設計的電路轉化為位流文件,導入可編程器件中,便可得到期望的電路功能。相比于固定邏輯器件,可編程邏輯器件節省了大量的流片成本,并且更加靈活,可重復編程以實現不同邏輯功能。
其中,現場可編程門陣列(FPGA)是可編程邏輯器件的典型產品。如今,FPGA的發展已引起了集成電路市場及電子科技領域的廣泛關注,利用其靈活配置,高速,可系統化集成的優勢,逐漸擴大在集成電路市場份額,并將電子技術產業的熱點,逐漸由ASIC向FPGA轉移。
目前,FPGA生產商為了降低器件的生產成本,通常采用某種固定、單一的芯片架構。并且,為了使FPGA器件適用于普遍的電路應用,器件中的邏輯資源將布置得盡可能豐富,以邏輯資源的冗余換取FPGA器件實現更多的功能。大部分應用情況下,僅需要調用部分FPGA器件中的邏輯資源,便可實現所需的電路功能。器件中的其他邏輯資源將處于閑置或不啟用的狀態,這不可避免的造成了邏輯資源的浪費,資源利用率低下的狀況。
目前市場上的FPGA器件中普遍采用塊狀存儲器(Block?RAM)作為存儲單元,一個獨立的Block?RAM通常具有36K?bits或18K?bits的存儲容量,一個FPGA器件具有多個Block?RAM單元,多個Block?RAM還可進行級聯,實現更大規模的存儲功能。然而,在某些特殊應用中(例如,在AES、DES加密算法中,需要對多個2K?bits的數據模塊進行邏輯運算)Block?RAM單元存在某些不足,主要表現在:單個Block?RAM存儲容量太大、并且是一個存儲區域無法分塊獨立讀寫操作的整體,當用戶應用實例需要同時對許多小容量數據存儲區進行讀寫時,每個小容量數據存儲區均需要占據1個Block?RAM,造成大量的存儲空間冗余,邏輯資源浪費,并導致電路運行速度降低,電路功耗增加。尤其是在面對數量較多、小規模、淺深度的小容量數據存儲時,會造成巨大的邏輯資源浪費,例如同時對10個2K?bits大小的數據進行讀取,FPGA器件需調用10個36K?bits大小的Block?RAM單元,每個Block?RAM的資源利用率僅為5%。
因此,現有基于塊狀存儲器的可編程邏輯器件在對小容量數據存儲時會造成大量的存儲空間冗余、邏輯資源浪費。
發明內容
本發明要解決的主要技術問題是,提供一種數據存儲方法、存儲模塊和可編程邏輯器件,能夠解決現有基于塊狀存儲器的可編程邏輯器件在對小容量數據存儲時會造成大量的存儲空間冗余、邏輯資源浪費的技術問題。
為解決上述技術問題,本發明提供一種數據存儲方法,應用于可編程邏輯器件,所述可編程邏輯器件包括多個存儲模塊,所述存儲模塊包括多個小容量的存儲單元,所述方法包括如下步驟:
當待存儲數據的字節數大于所述存儲單元的容量小于等于所述存儲模塊的容量時,根據待存儲數據的字節數和所述存儲單元的容量確定需要級聯的存儲單元的數量;所述存儲模塊的容量為所述存儲模塊中所有所述存儲單元的容量之和;
使能所述存儲模塊中所述數量的存儲單元,對所述數量的存儲單元進行級聯形成第一級聯存儲單元,將所述待存儲數據存儲在所述第一級聯存儲單元中.
進一步地,所述對所述數量的存儲單元進行級聯形成第一級聯存儲單元的步驟包括:對所述數量的存儲單元進行串行級聯或者并行級聯形成所述第一級聯存儲單元。
進一步地,所述對所述數量的存儲單元進行串行級形成所述第一級聯存儲單元的步驟包括:
當所述待存儲數據的字節深度大于所述存儲單元的字節深度時,按照增加字節深度的方式對所述數量的存儲單元進行串行級聯形成所述第一級聯存儲單元。
進一步地,所述對所述數量的存儲單元進行串行級形成所述第一級聯存儲單元的步驟包括:
當所述待存儲數據的位寬大于所述存儲單元的位寬時,按照增加位寬的方式對所述數量的存儲單元進行并行級聯形成所述第一級聯存儲單元。
進一步地,所述方法還包括:使能存儲模塊中未級聯的存儲單元,將字節數小于所述存儲單元的容量的待存儲數據存儲在所述未級聯的存儲單元中。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市國微電子有限公司,未經深圳市國微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410830638.8/2.html,轉載請聲明來源鉆瓜專利網。
- 數據顯示系統、數據中繼設備、數據中繼方法、數據系統、接收設備和數據讀取方法
- 數據記錄方法、數據記錄裝置、數據記錄媒體、數據重播方法和數據重播裝置
- 數據發送方法、數據發送系統、數據發送裝置以及數據結構
- 數據顯示系統、數據中繼設備、數據中繼方法及數據系統
- 數據嵌入裝置、數據嵌入方法、數據提取裝置及數據提取方法
- 數據管理裝置、數據編輯裝置、數據閱覽裝置、數據管理方法、數據編輯方法以及數據閱覽方法
- 數據發送和數據接收設備、數據發送和數據接收方法
- 數據發送裝置、數據接收裝置、數據收發系統、數據發送方法、數據接收方法和數據收發方法
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置
- 數據發送方法、數據再現方法、數據發送裝置及數據再現裝置





