[發(fā)明專利]一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)和測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410828842.6
• 申請(qǐng)日: 2014-12-27
• 公開（公告）號(hào): CN104538060A
• 公開（公告）日: 2015-04-22
• 發(fā)明（設(shè)計(jì)）人: 王正文
• 申請(qǐng)（專利權(quán)）人: 山東華芯半導(dǎo)體有限公司
• 主分類號(hào): G11C29/08
• 分類號(hào): G11C29/08;G11C29/56
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 陸萬壽

技術(shù)領(lǐng)域

本發(fā)明涉及一種DRAM芯片的測(cè)試，具體為一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)和測(cè)試方法。

背景技術(shù)

DRAM(Dynamic?Random?Access?Memory，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)是最為常見的系統(tǒng)內(nèi)存。DRAM芯片中有多種內(nèi)部電壓，在DRAM晶圓級(jí)測(cè)試(CP)時(shí)，芯片內(nèi)部的電壓網(wǎng)絡(luò)都需要進(jìn)行量測(cè)和壓值精確調(diào)整，因此在芯片設(shè)計(jì)時(shí)就需要額外為內(nèi)部電壓測(cè)試預(yù)留測(cè)試焊盤(xPad)，以便探針接觸完成測(cè)試。這些測(cè)試焊盤不屬于標(biāo)準(zhǔn)封裝端口，在后端封裝時(shí)候并不會(huì)被連接，因此對(duì)于終端客戶而言是不可見和無用的。在測(cè)試焊盤設(shè)計(jì)時(shí)，考慮到它對(duì)于終端客戶不可見，都總是希望它從數(shù)量上盡量少，以減少芯片面積的消耗，減低芯片成本。

通常為了測(cè)量?jī)?nèi)部電壓壓值，現(xiàn)有技術(shù)中采用的就是設(shè)計(jì)測(cè)試焊盤與內(nèi)部電壓(internal_voltage)相連，這樣測(cè)試機(jī)臺(tái)(tester)通過探針卡(prober)就可以直接對(duì)內(nèi)部電壓進(jìn)行量測(cè)，如圖1所示。當(dāng)內(nèi)部電壓數(shù)量增加時(shí)，勢(shì)必要設(shè)計(jì)多個(gè)測(cè)試焊盤，現(xiàn)有技術(shù)中減少測(cè)試焊盤都是采用功能復(fù)用的方法，多個(gè)電壓值通過受測(cè)試模式(TM)控制的傳輸門(transfer?gate)同時(shí)接到一個(gè)公共測(cè)試焊盤上，如圖2所示。采用復(fù)用測(cè)試焊盤的設(shè)計(jì)方法，雖然可以從數(shù)量上減少測(cè)試焊盤，但公用的測(cè)試焊盤仍然必須額外設(shè)計(jì)，并且不能同時(shí)對(duì)內(nèi)部電壓進(jìn)行量測(cè)，沒有真正解決芯片面積大，芯片成本高的問題。

在實(shí)際DRAM芯片晶圓級(jí)測(cè)試時(shí)，芯片上的數(shù)據(jù)、地址(ADD)和控制信號(hào)(CMD)都需要跟測(cè)試機(jī)臺(tái)連接，以便控制芯片行為，做芯片功能驗(yàn)證。于此同時(shí)電源(supply)信號(hào)也需要連接，包括VDD、VDDq、VSS、VSSq；并且基于DRAM電源完整性設(shè)計(jì)，芯片上大多預(yù)留了許多電源焊盤，這些焊盤在封裝時(shí)大多都會(huì)連接到主板上以實(shí)現(xiàn)對(duì)芯片的穩(wěn)定供電，但是在晶圓級(jí)測(cè)試時(shí)，這些電源焊盤并不會(huì)都跟測(cè)試機(jī)臺(tái)連接，因?yàn)榫A級(jí)測(cè)試對(duì)電源完整性要求遠(yuǎn)低于后端測(cè)試(FT)和客戶實(shí)際應(yīng)用。測(cè)試時(shí)的連接結(jié)構(gòu)如圖3所示。

由圖可知，芯片實(shí)際設(shè)計(jì)了3個(gè)電源焊盤，而測(cè)試機(jī)臺(tái)實(shí)際只連接了一個(gè)，一方面是對(duì)電源完整性的較低要求，另外也是出于針卡成本考慮，針卡的價(jià)格往往與探針的數(shù)量正相關(guān)。并且由于要量測(cè)兩個(gè)內(nèi)部電壓，芯片上設(shè)計(jì)了兩個(gè)測(cè)試焊盤。這里可以看到一方面電源上空余了兩個(gè)焊盤，沒有被晶圓級(jí)測(cè)試使用到，另外一方面為了量測(cè)內(nèi)部電壓又額外設(shè)計(jì)了兩個(gè)焊盤。不僅在測(cè)試時(shí)需要測(cè)試專用的針卡，增加的成本，而且在使用時(shí)不會(huì)利用的測(cè)試焊盤又會(huì)占用芯片面積，也增加了成本。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種結(jié)構(gòu)巧妙，占用芯片面積小，成本低廉的DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)和測(cè)試方法。

本發(fā)明是通過以下技術(shù)方案來實(shí)現(xiàn)：

本發(fā)明一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)，包括分別連接在DRAM芯片內(nèi)部供電網(wǎng)絡(luò)上的第一電源焊盤和第二電源焊盤；第二電源焊盤與內(nèi)部供電網(wǎng)絡(luò)通過電源通路連通設(shè)置，第二電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)通過電壓通路連通設(shè)置，電壓通路并聯(lián)設(shè)置在電源通路上；電壓通路和電源通路上分別通過輸入輸出端連接有第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)。

優(yōu)選的，電壓通路上串聯(lián)設(shè)置有金屬熔絲。

優(yōu)選的，還包括提供地址信號(hào)的地址焊盤和提供控制信號(hào)的控制焊盤。

本發(fā)明一種DRAM芯片的晶圓級(jí)測(cè)試方法，包括：將內(nèi)部電壓網(wǎng)絡(luò)連接在非測(cè)試用的電源焊盤上，然后在非測(cè)試用的電源焊盤與內(nèi)部供電網(wǎng)絡(luò)與內(nèi)部電壓網(wǎng)絡(luò)的連接通路上分別設(shè)置第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)；在晶圓級(jí)測(cè)試時(shí)將此電源焊盤作為測(cè)試焊盤使用；在電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)的通路上設(shè)置金屬熔絲，并在晶圓級(jí)測(cè)試完成后將其燒斷。

優(yōu)選的，在DRAM芯片的晶圓級(jí)測(cè)試時(shí)，將熔絲燒斷與采用金屬熔絲設(shè)計(jì)的DRAM修復(fù)過程合并。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果：