[發明專利]具有極性控制的每單元多比特(MBC)的非易失性存儲器設備和系統及其編程方法

有效

• 申請號: 201410827500.2
• 申請日: 2009-06-30
• 公開（公告）號: CN104599710B
• 公開（公告）日: 2018-01-16
• 發明（設計）人: 金鎮祺;W·皮特里
• 申請（專利權）人: 考文森智財管理公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/10;G11C16/26
• 代理公司: 北京泛華偉業知識產權代理有限公司11280
• 代理人: 王勇,李科

本申請是申請號為200980125976.9、申請日為2009年6月30日、發明名稱為“具有極性控制的每單元多比特(MBC)的非易失性存儲器設備和系統及其編程方法”的申請的分案申請。

相關申請的交叉引用

本申請要求2008年7月2日提交的美國專利申請12/166,876的權益。

技術領域

本發明總地涉及非易失性存儲器系統，更具體地，涉及具有數據極性控制的非易失性每單元多比特(MBC)的存儲器系統。

背景技術

在傳統的每單元單比特的存儲器裝置中，存儲單元呈現兩種信息存儲狀態中的一種，或者“打開”狀態或者“關閉”狀態。“打開”或者“關閉”的二值狀況限定了信息的一個比特。結果，能夠存儲n比特數據的存儲器裝置需要(n個)獨立的存儲單元。

增加使用每單元單比特存儲器裝置存儲的比特數目需要以與所要存儲的數據比特數目一對一的方式增加存儲單元的數量。用于增加在包括單比特容量單元的存儲器裝置中存儲的存儲比特的數量的方法依賴于以下技術：例如制造包括更多存儲單元的較大芯片、或者使用改進的光刻技術來構建更小的存儲單元。減少存儲單元的尺寸使得在給定面積的單個芯片上能夠放置更多的單元。

每單元單比特的替代設計是在單個存儲單元中存儲數據的多個比特。已經遵循上述方法的一種存儲器是電可擦并且可編程的裝置，稱為閃速存儲單元。在閃速單元中，通過在合適的時間段內施加合適的電壓到裝置的源極、漏極和控制柵極來執行編程。這導致電子從溝道區穿隧至浮柵或者從溝道區注入到浮柵。駐留在浮柵的電荷的數量決定了在控制柵極上為使得裝置在源極和漏極區域之間導電所需的電壓。該電壓被稱為單元的閾值電壓V_th。導電表示裝置的“打開”或者被擦除的狀態，并且對應于1的邏輯值。“關閉”或被編程的狀態中，電流在源極和漏極區域之間不導通，并且該狀態對應于0的邏輯值。通過將單元的閾值電壓設置為合適的數值，對于一組給定的施加電壓該單元可以是導電或者不導電。因此，通過確定在一組給定的施加電壓下單元是否導電，可以發現該單元的狀態(被編程或者被擦除)。

通過在裝置內建立多個、不同的閾值電壓水平可產生每單元多比特(MBC)的閃速存儲單元。每個不同的閾值電壓對應于一組數據比特。這允許多比特的二進制數據被存儲到同一存儲單元。當讀取存儲單元的狀態時，每個單元具有二進制解碼值，該二進制解碼值對應于一個數值，該數值依賴于在單元的當前閾值電壓水平下該單元的導電狀況。該閾值電壓水平指示表示被編程到該單元的數據的比特組，對于該閾值電壓水平，該單元與具有預選的輸入值的感應放大器相比較。適合的數據存儲要求MBC存儲單元的多個閾值電壓水平以足夠的量彼此區分，以使得單元的水平能夠以明確的方式被編程或者被擦除。被編程到存儲單元的數據和該單元的閾值電壓水平之間的關系依賴于適用于該單元的數據編碼方案。

在編程MBC存儲單元時，目的在于在合適的時間段內施加編程電壓來在浮柵中存儲足夠的電荷以將閾值電壓置為期望的水平。該水平表示與待編程到該單元中的數據的編碼相對應的該單元狀態。但是，將雙狀態(1比特)單元的閾值電壓范圍分為多個閾值電壓水平減少了水平之間的裕度(閾值電壓的差)。這需要使系統設計容差更緊密并減小編程操作噪聲裕度，以使得可以區分相鄰的水平并減小編程誤差。但是，使編程和讀取操作閾值電壓窗口更緊密已經導致編程過程變慢，并且引入了存儲器系統誤差的另外的潛在源。

2005年8月30日授予給Hosono等的名稱為“Non-volatile Semiconductor Memory(非易失性半導體存儲器)”的美國專利No.6,937,510，提供了一種對具有每單元多個比特(MBC)的存儲單元的非易失性半導體裝置進行編程和從中讀取數據的方法和設備，該專利通過引用包含于此。

但是，與其它公知的方法相比，該方法導致編程時間、電力消耗和編程狀態的數量的增加，且編程狀態必須被遍歷。

因此，需要研發使用MBC存儲單元的改進的設備、方法和系統以及使用這樣的改進的MBC存儲單元的非易失性存儲器裝置和系統。

發明內容

本發明的目的在于提供一種使用MBC存儲單元的設備、方法和系統，該MBC存儲單元減少用于編程給定字段數據的最高編程狀態的數量。