[發明專利]半導體結構

有效

• 申請號: 201410825904.8
• 申請日: 2010-11-16
• 公開（公告）號: CN104617056B
• 公開（公告）日: 2019-06-11
• 發明（設計）人: 盧禎發;劉重希;余振華;陳威宇;陳正庭
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/29
• 分類號: H01L23/29;H01L21/48
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 王芝艷;馮志云

本發明提供一種半導體結構，該半導體結構包括：一基材，具有一接觸墊形成于其上；以及一聚合物層位于該基材上，該聚合物層被圖案化以暴露至少一部分的該接觸墊，該聚合物層的鈦表面污染物小于約1％、氟表面污染物小于約1％、錫表面污染物小于約1.5％、及鉛表面污染物小于約0.4％。本發明可避免及/或減少來自例如膠帶工藝的污染物。

本發明是一件分案申請，原申請的申請日為2010年11月16日，申請號為201010551927.6，發明名稱為：半導體結構及半導體裝置的制造方法。

技術領域

本發明涉及半導體結構，且特別涉及一種表面經等離子體處理以減少或避免污染的半導體結構。

背景技術

自集成電路(IC)問世以來，由于各種電子元件(例如晶體管、二極管、電阻、電容等)的集積度持續改良，半導體工業持續快速成長。主要而言，集積度的改良來自持續縮減元件的最小尺寸，使更多元件能被整合至單位面積中。

近年來，已可見到半導體封裝的許多變化沖擊了整個半導體產業。表面粘著技術(surface-mount technology，SMT)及球柵陣列(ball grid array，BGA)封裝通常為高產能封裝各種IC元件的重要步驟，同時亦使印刷電路板上接墊節距減小。傳統IC封裝結構基本上是以純金細線連接裸片上的金屬墊與分布于塑模樹脂封裝上的電極。另一方面，某些芯片級封裝(CSP)及球柵陣列(BGA)封裝依靠焊料凸塊來提供裸片上的接觸點與基材(例如封裝基材、印刷電路板、其他裸片/晶片等)上的接觸點之間的電性連接。其他芯片級封裝(CSP)及球柵陣列(BGA)封裝則是將焊球或凸塊置于導電柱體上，依靠焊接來達到結構整合。在上述情況下，通常會以聚合物材料來覆蓋焊球或凸塊周邊的基材，以保護基材表面。底部填充材料通常亦設置于IC及其底下的基材之間(例如封裝基材)，以提供機械強度并保護IC免于受到環境污染物污染。

在某些裝置中，故意形成粗糙的聚合物表面，因而創造出珊瑚狀(coral-like)的表面。此粗糙表面相信可使聚合物材料及底部填充材料之間的接合更為緊密，減少聚合物材料及底部填充材料之間的脫層。然而，經發現，此粗糙表面亦包含工藝中額外的污染物。例如，此粗糙表面似乎會使在晶背端薄化工藝中施予膠帶所造成的膠帶殘余物增加。

發明內容

為克服現有技術中的缺陷，本發明提供一種半導體結構，包括：一基材，具有一接觸墊形成于其上；一聚合物層位于該基材上，該聚合物層的由原子力顯微鏡及表面積差異比率(SADP)系數量測得到的表面粗糙度介于約1％至8％之間，且該聚合物層具有一開口暴露至少一部分的該導電墊；以及一凸塊下金屬結構，延伸貫穿該開口并與該導電墊電性連接。

本發明亦提供另一種半導體結構，包括：一基材，具有一導電墊形成于其上；以及一聚合物層位于該基材上，該聚合物層經圖案化以暴露至少一部分的該導電墊，該聚合物層的鈦表面污染物小于約1％、氟表面污染物小于約1％、錫表面污染物小于約1.5％、及鉛表面污染物小于約0.4％。

本發明更提供一種半導體裝置的制造方法，包括：形成一基材；形成一接觸墊于該基材上；形成一保護層于該接觸墊上，以暴露至少一部分的該接觸墊；形成一凸塊下金屬結構與該接觸墊電性連接；形成一導電凸塊于該凸塊下金屬結構上；于該保護層的暴露表面上進行一第一等離子體工藝，該第一等離子體工藝使該保護層的一表面粗糙化；于進行該第一等離子體工藝后，進行一或多次工藝步驟；以及于該保護層的暴露表面上進行一第二等離子體工藝，該第二等離子體工藝減少該保護層的粗糙度。

本發明的工藝可使表面實質上無雜質，及提供較光滑的表面，且更避免及/或減少來自例如膠帶工藝的污染物。

為讓本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉出優選實施例，并配合附圖，作詳細說明如下。

附圖說明

圖1～7顯示依照本發明一實施例的方法制造半導體裝置的中間階段。