[發明專利]用于處理文本串的指令和相關聯的處理器

有效

• 申請號: 201410820208.8
• 申請日: 2007-09-24
• 公開（公告）號: CN104657112B
• 公開（公告）日: 2017-12-01
• 發明（設計）人: M·朱利耶;J·格雷;S·米克斯;M·塞科尼;S·陳努帕蒂
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 劉瑜,王英

1.一種處理器，包括：

多級高速緩存，其包括一級高速緩存；

第一寄存器；

第二寄存器；

用于存儲128位緊縮數據操作數的多個寄存器；

用于對包括緊縮比較指令的指令進行譯碼的譯碼器，其中，所述緊縮比較指令識別所述多個寄存器中的第一128位源緊縮數據操作數、以及存儲器或所述多個寄存器中的第二128位源緊縮數據操作數，其中，用于指示所述第一128位源緊縮數據操作數的多個有效數據元素的位被存儲在所述第一寄存器中，用于指示所述第二128位源緊縮數據操作數的多個有效數據元素的位被存儲在所述第二寄存器中，并且其中，所述緊縮比較指令具有立即字段，該立即字段包括：

第一兩位，其中，所述第一兩位等于00B指示所述第一128位源緊縮數據操作數和所述第二128位源緊縮數據操作數的數據元素是無符號字節，等于01B指示所述數據元素是無符號字，等于10B指示所述數據元素是有符號字節，等于11B指示所述數據元素是有符號字；

第二兩位，其中，所述第二兩位等于00B指示要執行的比較是要確定所述第一128位源緊縮數據操作數和所述第二128位源緊縮數據操作數是否有任意有效數據元素相等，等于01B指示所述比較涉及范圍，等于11B指示所述比較是要確定所述第一128位源緊縮數據操作數的一部分數據元素的順序是否與所述第二128位源緊縮數據操作數的一部分數據元素的順序相等；

第三兩位，用于控制求負操作，其中，所述第三兩位等于00B指示所述比較的結果的所有位不會被求負，等于01B指示所述比較的結果的所有位會被求負，等于11B指示所述比較的結果中只有與所述第一128位源緊縮數據操作數和所述第二128位源緊縮數據操作數其中之一的有效數據元素相對應的位會被求負；以及

另外一位，其中，所述另外一位等于0B指示所述求負操作的結果的最低有效置位的索引將被存儲在第三寄存器中，等于1B指示所述求負操作的結果的最高有效置位的索引將被存儲在所述第三寄存器中；以及

執行單元，其與所述譯碼器耦合，用于執行所述緊縮比較指令。

2.如權利要求1所述的處理器，還包括多個標志，其中，所述標志指示源數據元素何時無效。

3.如權利要求1所述的處理器，還包括多個標志，其中，所述標志指示所述緊縮比較指令的結果的最低有效位的值。

4.如權利要求1所述的處理器，其中，所述第二兩位等于01B指示所述比較是要確定所述第一128位源緊縮數據操作數和所述第二128位源緊縮數據操作數中的一個是否有任意數據元素在所述第一128位源緊縮數據操作數和所述第二128位源緊縮數據操作數中的另一個的數據元素所限定的一組范圍中的任意一個內。

5.如權利要求1所述的處理器，還包括微代碼只讀存儲器(ROM)，用于存儲所述緊縮比較指令的微代碼。

6.如權利要求1所述的處理器，其中，所述第一寄存器是EAX寄存器，所述第二寄存器是EDX寄存器。

7.如權利要求1所述的處理器，其中，所述索引將被存儲在ECX寄存器中。

8.如權利要求1所述的處理器，其中，所述立即字段是8位立即字段imm8，所述第一兩位是imm8[1:0]，所述第二兩位是imm8[3:2]，并且所述另外一位是imm8[6]。