[發明專利]多通道時鐘分配及信號同步和分配電路及其選控方法

有效

• 申請號: 201410818682.7
• 申請日: 2014-12-25
• 公開（公告）號: CN104506179A
• 公開（公告）日: 2015-04-08
• 發明（設計）人: 成章;肖嵐
• 申請（專利權）人: 中國電子科技集團公司第二十九研究所
• 主分類號: H03K19/00
• 分類號: H03K19/00
• 代理公司: 成都九鼎天元知識產權代理有限公司51214
• 代理人: 錢成岑

技術領域

本發明涉及一種多通道時鐘分配及信號同步和分配電路及其選控方法，特別是涉及適用于數字芯片架構設計領域。

背景技術

現有的時鐘分配及信號同步和分配解決方案，采用單功能芯片實現，有以下問題：

功能單一，靈活性差；

不利于提高產品的集成度；

電路設計者需要對芯片間信號傳輸進行匹配，設計復雜。

發明內容

本發明要解決的技術問題是提供一種能夠實現多通道時鐘分配及信號同步和分配的電路及選控方法。

本發明采用的技術方案如下：?一種多通道時鐘分配及信號同步和分配電路，其特征在于，包括控制端、第一輸入端、第二輸入端、第一D觸發器、第二D觸發器、多路選擇器和多通道輸出電路；通過控制端選擇電路工作在多通道時鐘分配模式或信號同步和分配模式；工作在多通道時鐘分配模式時，兩個D觸發器的時鐘輸入端和第一輸入端緩沖器的兩個輸出端斷開；時鐘輸入通過控制端選擇第一輸入端或第二輸入端輸入；工作在信號同步和分配電路模式時，兩個D觸發器的時鐘輸入端和第一輸入端緩沖器的兩個輸出端連接；信號通過第二輸入端輸入。

作為優選，所述多路選擇器分別與控制端和多通道輸出電路相連；所述第一輸入端和第二輸入端分別通過各自的緩沖器與多路選擇器相連；所述第一D觸發器和第二D觸發器的兩個時鐘端對應相連，兩個時鐘端又分別通過第一開關與第一輸入端緩沖器的兩個輸出端相連；所述第一D觸發器的兩個輸入端分別通過第二開關與第二輸入端的兩個端口相連；所述第一D觸發器的輸出端與第二D觸發器的輸入端相連，第二D觸發器的輸出端與多路選擇器相連。

作為優選，所述第一D觸發器的輸入端分別通過第二開關與第二輸入端緩沖器的兩個輸入端口相連。

一種多通道時鐘分配及信號同步和分配電路選控方法，具體方法為，通過控制端選擇電路工作在多通道時鐘分配模式或信號同步和分配模式。

作為優選，控制端在高電平時，多路選擇器選擇第一輸入端的信號作為輸入信號，并將信號分配到各個輸出端口實現多通道時鐘分配；

控制端為低電平時，多路選擇器選擇第二輸入端的信號作為輸入信號，并將信號分配到各個輸出端口實現多通道時鐘分配；

控制端為高阻態時，第一輸入端作為D觸發器的時鐘輸入端，第二輸入端作為D觸發器的數據輸入端，多路選擇器選擇D觸發器的輸出信號，并將該信號分配到各個輸出端口實現時鐘信號分配和信號同步和分發。

與現有技術相比，本發明的有益效果是：能夠直接覆蓋單一的時鐘分配芯片功能，實現多通道時鐘分配。同時，還具有信號同步和分配功能，替換典型的信號同步和分配功能多芯片解決方案。

附圖說明

圖1為本發明其中一實施例的原理示意圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發明，并不用于限定本發明。

本說明書（包括任何附加權利要求、摘要和附圖）中公開的任一特征，除非特別敘述，均可被其他等效或者具有類似目的的替代特征加以替換。即，除非特別敘述，每個特征只是一系列等效或類似特征中的一個例子而已。

如圖1所示的多通道時鐘分配及信號同步和分配電路，包括控制端（SEL端）、第一輸入端（端口0）、第二輸入端（端口1）、第一D觸發器（D觸發器0）、第二D觸發器（D觸發器1）、多路選擇器和多通道輸出電路；所述多路選擇器分別與控制端和多通道輸出電路相連；所述第一輸入端和第二輸入端分別通過各自的緩沖器與多路選擇器相連；所述第一D觸發器和第二D觸發器的兩個時鐘端對應相連，兩個時鐘端又分別通過第一開關（開關0）與第一輸入端緩沖器的兩個輸出端相連；所述第一D觸發器的兩個輸入端分別通過第二開關（開關1）與第二輸入端的兩個端口相連；所述第一D觸發器的輸出端與第二D觸發器的輸入端相連，第二D觸發器的輸出端與多路選擇器相連。

通過控制端（SEL）選擇電路工作在多通道時鐘分配模式或信號同步和分配模式；工作在多通道時鐘分配模式時，兩個D觸發器的時鐘輸入端和第一輸入端緩沖器的兩個輸出端斷開；時鐘輸入通過控制端選擇第一輸入端或第二輸入端輸入；工作在信號同步和分配電路模式時，兩個D觸發器的時鐘輸入端和第一輸入端緩沖器的兩個輸出端連接；信號通過第二輸入端輸入。