[發明專利]用于管理錯誤區域的存儲器裝置及方法

有效

• 申請號: 201410815500.0
• 申請日: 2010-01-22
• 公開（公告）號: CN104464823B
• 公開（公告）日: 2017-09-29
• 發明（設計）人: 喬·M·杰德羅
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C29/44
• 分類號: G11C29/44;G11C29/00;H01L25/18;H01L27/108
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 宋獻濤

本案是一件分案申請。本案的母案是國際申請號為PCT/US2010/021807、申請日為2010年1月22日、PCT申請進入中國國家階段后申請號為201080005316.X、發明名稱為“用于管理錯誤區域的存儲器裝置及方法”的發明專利申請案。

相關申請案交叉參考

本專利申請案主張2009年1月23日提出申請的第12/359,014號美國申請案的優先權權益，所述美國申請案以引用的方式并入本文中。

技術領域

本文中所描述的各種實施例涉及與半導體存儲器相關聯的設備、系統及方法。

背景技術

微處理器技術已以比半導體存儲器技術的速率快的速率演變。因此，現代主機處理器與半導體存儲器子系統之間通常存在性能的不匹配，所述處理器配接到所述半導體存儲器子系統以接收指令及數據。舉例來說，據估計，一些高端服務器閑置四分之三時鐘來等待對存儲器請求的響應。

另外，隨著處理器核心及線程的數目繼續增加，軟件應用程序及操作系統技術的演變已增加了對較高密度存儲器子系統的需求。然而，當前技術的存儲器子系統通常表示性能與密度之間的折衷。較高帶寬可限制在不超過聯合電子裝置工程委員會(JEDEC)電氣規范的情況下可連接于系統中的存儲器卡或存儲器模塊的數目。

已提出對JEDEC接口標準(例如，雙倍數據速率(DDR)同步動態隨機存取存儲器(SDRAM))的擴展，但關于未來所預期存儲器帶寬及密度通常可發現其不足。缺點包含缺少存儲器功率優化及主機處理器與存儲器子系統之間的接口的唯一性。隨著處理器及/或存儲器技術的改變，后一缺點可導致對重新設計所述接口的需要。

附圖說明

圖1展示根據本發明的實施例的存儲器系統的框圖。

圖2展示根據本發明的實施例的具有邏輯裸片的堆疊式裸片3D存儲器的剖切概念圖。

圖3展示根據本發明的實施例的存儲器庫控制器及相關聯模塊的框圖。

圖4展示根據本發明的實施例的操作存儲器裝置的方法的流程圖。

圖5展示根據本發明的實施例的制作存儲器裝置的方法的流程圖。

圖6展示根據本發明的實施例的信息處置系統的框圖。

具體實施方式

在本發明的以下詳細說明中，參考形成本發明的一部分且其中以圖解說明方式展示其中可實踐本發明的特定實施例的附圖。充分詳細地描述這些實施例旨在使所屬領域的技術人員能夠實踐本發明。可利用其它實施例且可做出結構、邏輯及電改變。

圖1包含根據本發明的各種實例性實施例的存儲器裝置100的框圖。存儲器裝置100操作以在一個或一個以上始發裝置及/或目的地裝置(例如，一個或一個以上處理器)與堆疊式陣列存儲器“庫”110集合之間大致同時傳送多個傳出及/或傳入命令流、地址流及/或數據流。可產生增加的存儲器系統密度、帶寬、平行性及可縮放性。

多裸片存儲器陣列實施例聚合在先前設計中通常位于每一個別存儲器陣列裸片上的控制邏輯。在本發明中稱為存儲器庫的堆疊式裸片群組的子區段展示為圖1中的實例性庫110且展示為圖2中的實例性庫230。在所圖解說明的實例中所展示的存儲器庫共享共用控制邏輯。存儲器庫架構戰略性地分割存儲器控制邏輯以增加能量效率同時提供已通電存儲器組的較細粒度。所展示的實施例還實現標準化的主機處理器到存儲器系統接口。隨著存儲器技術演變，所述標準化接口可減少重新設計循環次數。

圖2是根據各種實例性實施例與邏輯裸片202堆疊在一起以形成存儲器裝置100的堆疊式裸片3D存儲器陣列200的剖切概念圖。存儲器裝置100并入有產生堆疊式裸片3D存儲器陣列200的一個或一個以上存儲器陣列203堆疊。將多個存儲器陣列(例如，存儲器陣列203)制作到多個裸片中的每一者(例如，裸片204)上。接著堆疊所述存儲器陣列裸片以形成堆疊式裸片3D存儲器陣列200。

將所述堆疊中的每一裸片劃分成多個“瓦片”(例如，與堆疊式裸片204相關聯的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一個或一個以上存儲器陣列203。存儲器陣列203并不限于任一特定存儲器技術且可包含動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)、快閃存儲器等。