[發(fā)明專利]基于路徑延時(shí)的IP硬核知識產(chǎn)權(quán)保護(hù)方法及裝置

在審

• 申請?zhí)枺?/td>: 201410811920.1
• 申請日: 2014-12-22
• 公開（公告）號: CN104615952A
• 公開（公告）日: 2015-05-13
• 發(fā)明（設(shè)計(jì)）人: 劉強(qiáng);李海娥
• 申請（專利權(quán)）人: 天津大學(xué)
• 主分類號: G06F21/76
• 分類號: G06F21/76;G06F21/75
• 代理公司: 天津市北洋有限責(zé)任專利代理事務(wù)所 12201
• 代理人: 劉國威

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，特別涉及一種基于時(shí)序邏輯路徑延時(shí)匹配的IP硬核知識產(chǎn)權(quán)保護(hù)的方法。

技術(shù)背景

知識產(chǎn)權(quán)侵犯已經(jīng)成為以IP復(fù)用為基礎(chǔ)的SoC設(shè)計(jì)的關(guān)鍵問題之一。IP的非法使用、復(fù)制和傳播危害了IP設(shè)計(jì)者的權(quán)益。因此，出現(xiàn)了多種保護(hù)硬件IP的方法。

目前廣泛使用的硬件IP保護(hù)方法有利用加密算法加密、硬件密鑰保護(hù)法和硬件水印保護(hù)法。加密算法如AES等可以用來對IP核進(jìn)行加密，只有獲得授權(quán)密鑰才能解密并提取原始IP核。硬件密鑰方法是在芯片制造后，把進(jìn)程差異特性與邏輯功能的相互關(guān)聯(lián)來鎖定每一個(gè)芯片，沒有唯一的密鑰，芯片就不能正常工作。硬件水印法則是在電路設(shè)計(jì)中嵌入代表設(shè)計(jì)者身份信息的水印。通過提取水印，可以驗(yàn)證IP核的所有權(quán)。

硬件電路IP核有三種形式，即軟核，固核和硬核。我們所提出的IP保護(hù)方法是針對硬核的。IP硬核是一類基于物理描述的，經(jīng)過完全的布局布線后，以版圖形式提供給用戶的IP核。本方法通過給電路加鎖來實(shí)現(xiàn)硬核的IP保護(hù)。

Daihyun等人設(shè)計(jì)的基于仲裁器的信號傳輸延遲PUF方案由一個(gè)信號傳輸延遲電路和一個(gè)仲裁器組成。在電路中布置兩條完全對稱的信號傳輸延遲通道。同一個(gè)信號在兩條通路上競爭通過，仲裁器根據(jù)競爭結(jié)果(兩條路上信號到達(dá)的先后順序)判斷輸出是0或者1。由于集成電路工藝的進(jìn)程差異，同一個(gè)PUF在不同集成電路上輸入輸出響應(yīng)不同，形成了每個(gè)電路的唯一ID，但這種方案由于輸出的0和1不平衡導(dǎo)致仲裁器較易受到攻擊。

發(fā)明內(nèi)容

為克服現(xiàn)有技術(shù)的不足，提供可以應(yīng)用于輸入輸出要經(jīng)過多個(gè)延時(shí)周期的時(shí)序邏輯路徑的硬核知識產(chǎn)權(quán)保護(hù)，能有效防止現(xiàn)有的暴力破解攻擊、清除攻擊和逆向工程等多種IP核盜用問題。為此，本發(fā)明采取的技術(shù)方案是，基于路徑延時(shí)的IP硬核知識產(chǎn)權(quán)保護(hù)方法，包括以下步驟：

(1)輸入到輸出需要經(jīng)過多個(gè)時(shí)鐘周期的時(shí)序邏輯路徑電路，該電路稱為被保護(hù)路徑；

(2)設(shè)計(jì)一條保護(hù)路徑，保護(hù)電路可以實(shí)現(xiàn)對被保護(hù)電路計(jì)算結(jié)果的控制；

(3)所設(shè)計(jì)的保護(hù)電路包括三部分，即存放初始化密鑰的移位寄存器、用于密鑰檢查的有限狀態(tài)機(jī)電路、和信號延時(shí)可調(diào)的互連線，該保護(hù)電路的延時(shí)可調(diào)；

(4)通過調(diào)節(jié)控制保護(hù)電路與被保護(hù)電路的輸入輸出延時(shí)，達(dá)到電路IP保護(hù)的目的。

其中，所述保護(hù)電路的設(shè)計(jì)及兩條時(shí)序邏輯路徑的延時(shí)，具體操作為：

對于待保護(hù)的時(shí)序邏輯路徑，設(shè)計(jì)相應(yīng)的保護(hù)電路，所設(shè)計(jì)的保護(hù)電路由移位寄存器，有限狀態(tài)機(jī)電路和一段延時(shí)可調(diào)的信號互連線三部分組成，根據(jù)待保護(hù)時(shí)序邏輯路徑，選擇合適大小的移位寄存器，設(shè)計(jì)用于密鑰檢查的有限狀態(tài)機(jī)電路，再根據(jù)密鑰與被保護(hù)電路的?輸入輸出延時(shí)周期，設(shè)定信號互連線延時(shí)，實(shí)現(xiàn)時(shí)序邏輯路徑的延時(shí)匹配；整個(gè)電路在完成設(shè)計(jì)后，在使用前需對移位寄存器進(jìn)行初始化，由有限狀態(tài)機(jī)對移位寄存器的初始值進(jìn)行檢測，若初始值與密鑰相同，則成功解鎖被保護(hù)電路；否則，被保護(hù)電路將被鎖死，計(jì)算結(jié)果將被保護(hù)電路屏蔽。

保護(hù)電路包括三部分：

第一部分，使用移位寄存器存儲(chǔ)一個(gè)初始化二進(jìn)制序列，在移位使能信號的控制下，移位寄存器進(jìn)行移位操作，移出的比特輸入到有限狀態(tài)機(jī)中進(jìn)行比對；

第二部分，有限狀態(tài)機(jī)，用于對移位寄存器移出的比特進(jìn)行檢測，如果移位寄存器輸出的與密鑰的相應(yīng)位相同，有限狀態(tài)機(jī)跳到下一個(gè)狀態(tài)且狀態(tài)機(jī)輸出為1；如果不匹配，有限狀態(tài)機(jī)停留在當(dāng)前狀態(tài)，并且輸出為0，使得移位寄存器停止移位，只有移位寄存器中初始化序列與密鑰完全相同，有限狀態(tài)機(jī)才能一直轉(zhuǎn)換狀態(tài)直到對應(yīng)解鎖的最后狀態(tài)，并保持此狀態(tài)直到運(yùn)算結(jié)束；

第三部分，為了應(yīng)對IP核侵權(quán)者通過逆向工程提取IP硬核的網(wǎng)表文件，再重新生成電路的行為，引入了物理層改變互連線延遲的方法。目的是使提取的網(wǎng)表文件在重新布局和布線后所產(chǎn)生的電路不能正常工作。

第三部分具體實(shí)現(xiàn)是，在布局布線工具中改變互連線的布線方式，延長互連線的布線長度從而達(dá)到互連線延時(shí)可變的目的。

與已有技術(shù)相比，本發(fā)明的技術(shù)特點(diǎn)與效果：

本發(fā)明提供的技術(shù)方案的有益效果在于以下四個(gè)方面：

(1)本方法易于實(shí)現(xiàn)，旁路電路的引入帶來的額外面積和功耗消耗都較小，不影響功能電路的運(yùn)行速度。

(2)這種方法能非常有效地鎖定硬件IP核，防止IP核的非法使用，保護(hù)設(shè)計(jì)者的利益。