[發(fā)明專利]存儲(chǔ)元件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410808658.5
• 申請(qǐng)日: 2014-12-23
• 公開（公告）號(hào): CN105789208B
• 公開（公告）日: 2019-01-25
• 發(fā)明（設(shè)計(jì)）人: 李鴻志;許漢輝
• 申請(qǐng)（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115;H01L27/11521
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

1.一種存儲(chǔ)元件，包括：

一基底，具有多個(gè)第一區(qū)與多個(gè)第二區(qū)，其中這些第一區(qū)與這些第二區(qū)沿著一第一方向延伸，且沿著一第二方向相互交替；

多個(gè)隧穿介電層，位于該基底上，這些隧穿介電層沿著該第二方向延伸，且橫越這些第一區(qū)與這些第二區(qū)；

多個(gè)隔離結(jié)構(gòu)，每一隔離結(jié)構(gòu)具有一上部與一下部，其中這些隔離結(jié)構(gòu)的這些下部位于該基底中，與這些隧穿介電層沿著該第一方向相互交替，這些隔離結(jié)構(gòu)的這些上部位于這些下部上；

多個(gè)頂蓋層，位于這些隔離結(jié)構(gòu)的這些上部上，其中這些頂蓋層的頂面為一平面；

多個(gè)第一導(dǎo)體層，位于這些第二區(qū)的這些隧穿介電層上；

一介電層，覆蓋在這些第一導(dǎo)體層上；以及

一第二導(dǎo)體層，位于該介電層上，該第二導(dǎo)體層具有一主體部與多個(gè)延伸部，這些延伸部與這些第一導(dǎo)體層沿著該第一方向相互交替；

其中每一隔離結(jié)構(gòu)的該上部以及位于該上部上的該頂蓋層的結(jié)構(gòu)滿足下列式(1)至式(2)：

式(1)：b≤a＜c，

式(2)：b≥1/3a，

其中a為該第二導(dǎo)體層的每一延伸部的底部寬度，b為每一頂蓋層的頂面寬度，c為每一隔離結(jié)構(gòu)的該上部的底面寬度。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中每一隔離結(jié)構(gòu)的該上部的頂面高于每一隧穿介電層的頂面，每一隔離結(jié)構(gòu)的該上部的底面與每一隧穿介電層的頂面等高。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中該頂蓋層的材料包括高介電常數(shù)材料或高介電常數(shù)材料與低介電常數(shù)材料的組合。

4.一種存儲(chǔ)元件，包括：

一基底；

多個(gè)隧穿介電層，位于該基底上；

多個(gè)隔離結(jié)構(gòu)，每一隔離結(jié)構(gòu)具有一上部與一下部，其中這些隔離結(jié)構(gòu)的這些下部位于該基底中，與這些隧穿介電層沿著一第一方向相互交替，這些隔離結(jié)構(gòu)的這些上部位于這些下部上；以及

多個(gè)頂蓋層，位于這些隔離結(jié)構(gòu)的這些上部上，其中這些頂蓋層的頂面為一平面；

其中每一隔離結(jié)構(gòu)的該上部以及位于該上部上的該頂蓋層的結(jié)構(gòu)滿足下列式(1)至式(2)：

式(1)：b≤c-2×T2＜c，

式(2)：

其中，T1為該上部的厚度，T2為該頂蓋層的厚度，b為每一頂蓋層的頂面寬度，c為每一隔離結(jié)構(gòu)的該上部的底面寬度。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)元件，其中每一隔離結(jié)構(gòu)的該上部的頂面高于每一隧穿介電層的頂面，每一隔離結(jié)構(gòu)的該上部的底面與每一隧穿介電層的頂面等高。

6.一種存儲(chǔ)元件的制造方法，包括：

于一基底上形成多個(gè)疊層，每一疊層包括一隧穿介電層與一第一導(dǎo)體層，其中該第一導(dǎo)體層位于該隧穿介電層上；

于這些疊層與該基底中形成多個(gè)隔離結(jié)構(gòu)；

以這些疊層為掩模，移除部分這些隔離結(jié)構(gòu)，以于這些疊層中形成多個(gè)開口，這些開口的底面高于該隧穿介電層的頂面；

于這些隔離結(jié)構(gòu)與這些疊層上共形形成一介電層；

于這些隔離結(jié)構(gòu)上形成一第二導(dǎo)體層；

以該第二導(dǎo)體層為掩模，移除部分該介電層，以形成一頂蓋層，暴露該第一導(dǎo)體層的表面；以及

移除該第一導(dǎo)體層與該第二導(dǎo)體層，以暴露該隧穿介電層的頂面。

7.根據(jù)權(quán)利要求6所述的存儲(chǔ)元件的制造方法，在移除部分該介電層的步驟中，該介電層與該第一導(dǎo)體層的刻蝕選擇比以及該介電層與該第二導(dǎo)體層的刻蝕選擇比為1至15。

8.根據(jù)權(quán)利要求6所述的存儲(chǔ)元件的制造方法，其中該介電層的材料包括高介電常數(shù)材料或高介電常數(shù)材料與低介電常數(shù)材料的組合。