[發明專利]具有包括突出底部的柵極間隔件的半導體器件結構及其形成方法

有效

• 申請號: 201410808231.5
• 申請日: 2014-12-22
• 公開（公告）號: CN105789275B
• 公開（公告）日: 2020-07-03
• 發明（設計）人: 劉勇村
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件結構，包括：

襯底；

柵極堆疊結構，形成在所述襯底上，其中，所述柵極堆疊結構包括柵極介電層和位于所述柵極介電層上方的柵電極層；

柵極間隔件，形成在所述柵極堆疊結構的側壁上，其中，所述柵極間隔件包括頂部和與所述頂部鄰接的向外突出的底部，所述頂部和所述向外突出的底部在所述頂部和所述向外突出的底部的連接點處形成凹角，所述凹角低于所述柵電極層的底面，并且所述向外突出的底部傾斜至所述襯底的頂面；以及

外延結構，形成為與所述柵極間隔件的所述向外突出的底部鄰接，所述外延結構形成在所述柵極間隔件的下方，

其中，所述柵極間隔件的所述頂部從所述柵電極層的頂面延伸橫跨整個所述柵電極層的側面直至所述凹角，并且所述頂部的從所述凹角至所述柵電極層的頂面之間的位置處具有一致的厚度。

2.根據權利要求1所述的半導體器件結構，其中，所述柵極間隔件的頂部具有第一外表面，所述柵極間隔件的底部具有第二外表面，所述第一外表面和所述第二外表面之間的角度在90度至178度的范圍內。

3.根據權利要求1所述的半導體器件結構，其中，所述柵極間隔件的底部具有與所述襯底直接接觸的底面，并且所述底面具有最大厚度。

4.根據權利要求3所述的半導體器件結構，其中，所述最大厚度在5nm至12nm的范圍內。

5.根據權利要求1所述的半導體器件結構，其中，所述外延結構包括硅鍺(SiGe)結構。

6.根據權利要求1所述的半導體器件結構，其中，所述外延結構在所述襯底的頂面上方具有突起高度，所述突起高度在12nm至21nm的范圍內。

7.根據權利要求1所述的半導體器件結構，其中，所述柵極間隔件的底部朝著所述襯底逐漸增加。

8.一種半導體器件結構，包括：

襯底；

第一柵極堆疊結構和第二柵極堆疊結構，形成在所述襯底上，其中，所述第一柵極堆疊結構包括第一柵極介電層和位于所述第一柵極介電層上方的第一柵電極層；

第一柵極間隔件，形成在所述第一柵極堆疊結構的側壁上，所述第一柵極間隔件包括頂部和向外突出的底部，所述頂部和所述向外突出的底部在所述頂部和所述向外突出的底部的連接點處形成凹角，所述凹角低于所述第一柵電極層的底面；

第二柵極間隔件，形成在所述第二柵極堆疊結構的側壁上；

第一外延結構，形成為與所述第一柵極堆疊結構相鄰，所述向外突出的底部與所述第一外延結構直接接觸；以及

第二外延結構，形成為與所述第二柵極堆疊結構相鄰，

其中，所述第一柵極間隔件的所述頂部從所述第一柵電極層的頂面延伸橫跨整個所述第一柵電極層的側面直至所述凹角，并且所述頂部的從所述凹角至所述第一柵電極層的頂面之間的位置處具有一致的厚度。

9.根據權利要求8所述的半導體器件結構，其中，所述第一柵極堆疊結構為PMOS柵極堆疊結構，所述第二柵極堆疊結構為NMOS柵極堆疊結構。

10.根據權利要求8所述的半導體器件結構，其中，所述第一外延結構為硅鍺(SiGe)，所述第二外延結構為硅磷(SiP)。

11.根據權利要求8所述的半導體器件結構，其中，所述第一柵極間隔件的頂部具有第一外表面，所述柵極間隔件的向外突出的底部具有第二外表面，并且所述第一外表面與所述第二外表面之間的角度在90度至178度的范圍內。

12.根據權利要求8所述的半導體器件結構，其中，所述第二柵極間隔件具有一致的厚度。

13.根據權利要求8所述的半導體器件結構，其中，所述第一柵極間隔件的向外突出的底部朝著所述襯底逐漸增加。