[發明專利]一種小面積圖形刻蝕深度的測量方法有效
| 申請號: | 201410805198.0 | 申請日: | 2014-12-23 |
| 公開(公告)號: | CN105789078B | 公開(公告)日: | 2018-07-03 |
| 發明(設計)人: | 蘇瑞鞏;繆小虎;李曉偉;時文華;熊敏;張寶順 | 申請(專利權)人: | 中國科學院蘇州納米技術與納米仿生研究所 |
| 主分類號: | H01L21/66 | 分類號: | H01L21/66 |
| 代理公司: | 深圳市銘粵知識產權代理有限公司 44304 | 代理人: | 孫偉峰 |
| 地址: | 215123 江蘇省*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 刻蝕 刻蝕圖形 測量 面積圖形 參考區 襯底 校正 參考樣品 刻蝕工藝 模型計算 | ||
1.一種小面積圖形刻蝕深度的測量方法,其特征在于,包括:
提供一參考樣品,在所述參考樣品上設置多個面積不同的刻蝕參考區,對所述多個刻蝕參考區進行刻蝕,測量每一刻蝕參考區的刻蝕面積與刻蝕速度,建立刻蝕面積與刻蝕速度的模型;
提供一刻蝕襯底,在所述刻蝕襯底上設置第一刻蝕圖形和第二刻蝕圖形;其中,第一刻蝕圖形的面積大于第二刻蝕圖形的面積;
以相同的刻蝕工藝分別在第一刻蝕圖形和第二刻蝕圖形內刻蝕所述襯底;
測量第一刻蝕圖形的刻蝕深度,根據刻蝕時間與刻蝕深度計算第一刻蝕圖形的刻蝕速度;根據第一刻蝕圖形的刻蝕速度及其面積,對所述刻蝕面積與刻蝕速度的模型進行校正;
根據校正后的刻蝕面積與刻蝕速度的模型以及第二刻蝕圖形的刻蝕面積,計算第二刻蝕圖形的刻蝕速度;
根據第二刻蝕圖形的刻蝕速度以及刻蝕時間,計算第二刻蝕圖形刻蝕深度;
其中,所述刻蝕參考區面積為25nm2~10000μm2,所述第一刻蝕圖形的面積為2μm2~10000μm2,所述第二刻蝕圖形的面積為25nm2~25μm2。
2.根據權利要求1所述的小面積圖形刻蝕深度的測量方法,其特征在于,所述刻蝕面積與刻蝕速度的模型的表達式為:E=a+b*lgS,其中,E為刻蝕速度,S為刻蝕面積,a、b為常數;其中,根據第一刻蝕圖形的刻蝕速度及其面積,對該表達式的常數a、b進行校正。
3.根據權利要求2所述的小面積圖形刻蝕深度的測量方法,其特征在于,在所述參考樣品上設置的刻蝕參考區的數量為20~100;所述第一刻蝕圖形的數量為多個。
4.根據權利要求2所述的小面積圖形刻蝕深度的測量方法,其特征在于,該方法還包括步驟:在所述刻蝕襯底上制作掩膜層,并在所述掩膜層中形成所述第一刻蝕圖形和第二刻蝕圖形;其中,所述掩膜層為硬掩膜層或光刻膠掩膜層。
5.根據權利要求2所述的小面積圖形刻蝕深度的測量方法,其特征在于,所述刻蝕工藝為離子束刻蝕工藝、反應離子刻蝕工藝或感應離子耦合刻蝕工藝。
6.根據權利要求2所述的小面積圖形刻蝕深度的測量方法,其特征在于,刻蝕參考區的刻蝕深度臺階儀、原子力顯微鏡、掃描電鏡來測量。
7.根據權利要求2所述的小面積圖形刻蝕深度的測量方法,其特征在于,采用臺階儀、光學輪廓儀來測量所述第一刻蝕圖形的刻蝕深度。
8.根據權利要求2所述的小面積圖形刻蝕深度的測量方法,其特征在于,所述襯底為單層或多層的無機半導體襯底。
9.根據權利要求8所述的小面積圖形刻蝕深度的測量方法,其特征在于,所述無機半導體襯底的材料為硅、鍺、碳化硅或硅鍺,或者是基于Ⅲ族元素Al、Ga、In和V族元素N、P、As、Sb組成的III-V族化合物、基于Ⅱ族元素Zn、Cd、Hg和Ⅵ族元素O、S、Se、Te組成的II-VI族化合物、基于Ⅴ族元素As、Sb、Bi和Ⅵ族元素S、Se、Te組成的V-VI族化合物。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院蘇州納米技術與納米仿生研究所,未經中國科學院蘇州納米技術與納米仿生研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410805198.0/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





