[發明專利]分簇VLIW處理器上統一的指令調度和寄存器分配方法

有效

• 申請號: 201410798231.1
• 申請日: 2014-12-19
• 公開（公告）號: CN104461471B
• 公開（公告）日: 2018-06-15
• 發明（設計）人: 張雪萌;吳輝;孫海燕;王霽;陽柳;郭陽;扈嘯
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F8/41;G06F9/48
• 代理公司: 湖南兆弘專利事務所(普通合伙) 43008
• 代理人: 周長清

本發明公開了一種分簇VLIW處理器上統一的指令調度和寄存器分配方法，指令調度器將程序中所有基本塊按照相反后序進行調度，并將每個基本塊中的指令按照優先級調度；即，每次選取可調度指令中優先級最高的指令，給它分配簇及簇上的功能部件，并且使用寄存器分配器給該指令的虛擬寄存器分配物理寄存器。本發明具有可最大程度地減少程序的基本塊中指令執行時間、有效降低寄存器壓力等優點。

技術領域

本發明主要涉及到處理器的編譯優化技術領域，特指一種適用于分簇VLIW處理器的指令調度和寄存器分配方法。

背景技術

隨著各種應用程序對DSP(數字信號處理器)的性能要求不斷提高，當前的高端DSP通常采用VLIW體系結構來挖掘指令級并行性，從而提高DSP處理器的性能。VLIW處理器由多個功能部件組成，其中每個功能部件可以執行多種指令。所有的功能部件共享一個寄存器文件。在每個時鐘周期，多個指令可以在多個功能部件上并行執行。然而，單個寄存器文件極大地阻礙了VLIW處理器的可擴展性，在增加功能部件數目的同時想要保持或加速時鐘頻率，對于單個簇的體系結構來說是不可能的。分簇VLIW體系結構通過將單個簇的體系結構劃分為多個較小的簇來獲得更高的性能和較低的功耗，每個簇有自己的功能部件和本地寄存器文件，簇間由通信網絡進行通信。

指令調度和寄存器分配是編譯器優化的兩個重要問題，對程序的執行時間有很大影響。傳統方法將寄存器分配和指令調度分兩個階段執行，從而會導致階段順序問題，使得編譯代碼不夠優化。若寄存器分配在指令調度前執行，同一個寄存器可能被分配給不同的變量，導致偽依賴關系，因此降低代碼的指令級并行性。若指令調度在寄存器分配之前執行，增加的指令級并行性可能極大地增加寄存器壓力，導致寄存器溢出。

分簇VLIW處理器使得指令調度和寄存器分配更具挑戰性。首先，指令調度需要將指令分配到不同的簇，不當的分配會導致不必要的簇間通信，從而增加基本塊的執行時間。第二，簇間的指令分配對不同簇上的寄存器壓力有很大影響。不當的分配機制可能導致各簇的寄存器壓力不均勻而增加寄存器溢出。第三，當變量被從一個簇傳遞到其它簇的時候，會動態地產生的新的活躍區間，并且需要其它簇上的多個寄存器來保存同一個變量的副本。第四，一個變量的精確的活躍區間取決于它的第一個定義和最后一個使用的相關指令在何時被調度，而無法由傳統的針對靜態代碼的活躍區間分析來決定。

發明內容

本發明要解決的技術問題就在于：針對現有技術存在的技術問題，本發明提供一種可最大程度地減少程序的基本塊中指令執行時間、有效降低寄存器壓力的分簇VLIW處理器上統一的指令調度和寄存器分配方法。

為解決上述技術問題，本發明采用以下技術方案：

一種分簇VLIW處理器上統一的指令調度和寄存器分配方法，指令調度器將程序中所有基本塊按照相反后序進行調度，并將每個基本塊中的指令按照優先級調度；即，每次選取可調度指令中優先級最高的指令，給它分配簇及簇上的功能部件，并且使用寄存器分配器給該指令的虛擬寄存器分配物理寄存器。

作為本發明的進一步改進：所述寄存器分配器為一個遞增寄存器分配器，所述遞增寄存器分配器根據指令調度器的調度情況給每條指令依次分配物理寄存器。

作為本發明的進一步改進：所述指令優先級在調度前根據指令間延遲和處理器資源限制來確定，并且在調度過程中根據寄存器壓力來動態更新。

作為本發明的進一步改進：所述簇的選擇取決于指令在各簇上可能的調度時間及寄存器壓力。

作為本發明的進一步改進：在指令調度和寄存器分配過程中，對程序的控制流圖中的變量進行生命周期分析；首先根據控制流圖，對變量進行靜態的生命周期分析；然后在調度過程中，所述遞增寄存器分配器根據部分調度信息動態地分析變量的生命周期；即，根據已有的部分調度，進一步對變量的生命周期進行動態的分析。