[發(fā)明專利]自我時(shí)序差動(dòng)放大器

在審

• 申請(qǐng)?zhí)枺?/td>: 201410797760.X
• 申請(qǐng)日: 2014-12-22
• 公開（公告）號(hào): CN105788623A
• 公開（公告）日: 2016-07-20
• 發(fā)明（設(shè)計(jì)）人: 王明響;何秉昭
• 申請(qǐng)（專利權(quán)）人: 常憶科技股份有限公司
• 主分類號(hào): G11C7/06
• 分類號(hào): G11C7/06
• 代理公司: 北京華夏博通專利事務(wù)所(普通合伙) 11264
• 代理人: 劉俊

技術(shù)領(lǐng)域

本發(fā)明涉及一種內(nèi)存電路，尤指一種具有自我時(shí)序的差動(dòng)放大器。

背景技術(shù)

內(nèi)存電路(memorycircuit)是一種利用半導(dǎo)體技術(shù)做成的電子裝置，用 以儲(chǔ)存資料。內(nèi)存電路的資料是以二進(jìn)制的方式儲(chǔ)存，內(nèi)存的每一儲(chǔ)存單元 稱為記憶元。

計(jì)算機(jī)內(nèi)存可以根據(jù)儲(chǔ)存能力與電源的關(guān)系可以分為以下兩種類型：揮 發(fā)性內(nèi)存(Volatilememory)及非揮發(fā)性內(nèi)存(Non-volatilememory)。其中， 揮發(fā)性內(nèi)存是指當(dāng)電源供應(yīng)中斷后，內(nèi)存所儲(chǔ)存的數(shù)據(jù)便會(huì)消失的內(nèi)存，主 要有以下兩種類型：動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)及靜態(tài)隨機(jī)存取內(nèi)存 (SRAM)。

再者，非揮發(fā)性內(nèi)存是指即使當(dāng)電源供應(yīng)中斷后，內(nèi)存所儲(chǔ)存的數(shù)據(jù)并 不會(huì)消失，在重新供應(yīng)電源后，就又能夠讀取內(nèi)存中的數(shù)據(jù)。

圖1為顯示現(xiàn)有內(nèi)存電路的概略示意圖。

如圖1所示，現(xiàn)有內(nèi)存電路包括一放大器單元5及兩個(gè)傳輸閘7a，7b。兩 個(gè)傳輸閘7a，7b的兩端分別連接至放大器單元5的一對(duì)讀取/寫入端及位線BL 及BLB，放大器單元5可由多個(gè)晶體管組成，且每一傳輸閘7a，7b是由一n 型場(chǎng)效晶體管及一p型場(chǎng)效晶體管相互并聯(lián)所組成，兩個(gè)傳輸閘7a，7b藉由 行選擇線CSL(columnselectline)的導(dǎo)通/關(guān)閉時(shí)序來(lái)控制。

然而，此現(xiàn)有內(nèi)存電路的電路效率及功率消耗受限于行選擇線CSL的導(dǎo) 通/關(guān)閉時(shí)序，換句話說(shuō)，此現(xiàn)有內(nèi)存電路需要準(zhǔn)確控制行選擇線CSL的導(dǎo)通 /關(guān)閉時(shí)序，否者將會(huì)造成電路效率降低及功率消耗增加的問題。

因此，如何解決上述現(xiàn)有內(nèi)存電路因?yàn)橐缶珳?zhǔn)地控制行選擇線CSL的 導(dǎo)通/關(guān)閉時(shí)序而使得增加內(nèi)存電路的功率消耗及降低電路效率等問題，實(shí)為 目前各界極欲解決的技術(shù)問題。

發(fā)明內(nèi)容

鑒于上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的一目的為解決內(nèi)存電路的電路效率 降低及功率消耗增加等問題。

為達(dá)上述目的及其它目的，本發(fā)明提供一種自我時(shí)序差動(dòng)放大器，包括： 一放大器單元，具有一對(duì)讀取/寫入端，且藉由一選擇線用以讀取或?qū)懭霐?shù)據(jù)； 一第一差動(dòng)對(duì)偶晶體管，藉由一控制線用以控制該第一差動(dòng)對(duì)偶晶體管；以 及一第二差動(dòng)對(duì)偶晶體管，藉由一行選擇線用以控制該第二差動(dòng)對(duì)偶晶體管， 其中，該第一差動(dòng)對(duì)偶晶體管及該第二差動(dòng)對(duì)偶晶體管形成一互補(bǔ)差動(dòng)放大 器，且藉由該對(duì)讀取/寫入端與該放大器單元連接。

較佳地，該放大器單元可為四晶體管組成結(jié)構(gòu)及六晶體管組成結(jié)構(gòu)的其 中之一。

較佳地，該第一差動(dòng)對(duì)偶晶體管的每一側(cè)可由一第一晶體管組成，且該 第一晶體管為雙極性晶體管(Bipolartransistor)及場(chǎng)效晶體管(Field-effect transistor)的其中之一，且具有一第一端、一第二端及一閘極控制端。

較佳地，該第一差動(dòng)對(duì)偶晶體管的第一端可連接至一接地電位及一電源 的其中之一。

較佳地，該第二差動(dòng)對(duì)偶晶體管的每一側(cè)可由一第二晶體管及一第三晶 體管的疊接連接所組成，該第二晶體管及該第三晶體管均可為雙極性晶體管 及場(chǎng)效晶體管的其中之一，且具有一第一端、一第二端及一閘極控制端。

較佳地，第二差動(dòng)對(duì)偶晶體管的一第一側(cè)的該第二晶體管的該閘極控制 端可連接至第二差動(dòng)對(duì)偶晶體管的一第二側(cè)的該第二晶體管的該第一端及該 放大器單元的該對(duì)讀取/寫入端的其中之一，且第二差動(dòng)對(duì)偶晶體管的該第二 側(cè)的該第二晶體管的該閘極控制端可連接至第二差動(dòng)對(duì)偶晶體管的該第一側(cè) 的該第二晶體管的該第一端及該放大器單元的該對(duì)讀取/寫入端的另一個(gè)。

較佳地，該第二晶體管的第二端可疊接連接至該第三晶體管的第二端。

較佳地，該第一側(cè)及該第二側(cè)的該第三晶體管的第一端可分別連接至位 線BL及BLB。

較佳地，該第一晶體管的該第一端及該第二端可相互交換。

較佳地，該第二晶體管及該第三晶體管的該第一端及該第二端可相互交 換。

相較于現(xiàn)有技術(shù)，本發(fā)明不需精準(zhǔn)地提供行選擇線的導(dǎo)通/關(guān)閉時(shí)序亦可 提升內(nèi)存電路的工作效率，而且在行選擇線的導(dǎo)通/關(guān)閉時(shí)序期間，能夠降低 本身內(nèi)存電路的功率消耗。因此，本發(fā)明的自我時(shí)序差動(dòng)放大器具有降低設(shè) 計(jì)成本、降低功率消耗及增加電路效率的優(yōu)點(diǎn)。

附圖說(shuō)明

圖1為現(xiàn)有內(nèi)存電路的概略示意圖；