[發(fā)明專(zhuān)利]能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器

在審

• 申請(qǐng)?zhí)枺?/td>: 201410790846.X
• 申請(qǐng)日: 2014-12-17
• 公開(kāi)（公告）號(hào): CN104518762A
• 公開(kāi)（公告）日: 2015-04-15
• 發(fā)明（設(shè)計(jì)）人: 聶凱明;閆茜;徐江濤;史再峰;高靜;高志遠(yuǎn);姚素英
• 申請(qǐng)（專(zhuān)利權(quán)）人: 天津大學(xué)
• 主分類(lèi)號(hào): H03K3/02
• 分類(lèi)號(hào): H03K3/02
• 代理公司: 天津市北洋有限責(zé)任專(zhuān)利代理事務(wù)所 12201
• 代理人: 劉國(guó)威

技術(shù)領(lǐng)域

本發(fā)明涉及抗輻射集成電路設(shè)計(jì)領(lǐng)域，尤其設(shè)計(jì)使用保護(hù)門(mén)和延時(shí)單元的組合對(duì)時(shí)序電路進(jìn)行加固，具有抗單粒子效應(yīng)(Single-event?Upset,SEU)和雙節(jié)點(diǎn)翻轉(zhuǎn)(Double-node?Upsets,DNU)的能力，還可以抵抗輸入端口和時(shí)鐘線(xiàn)的瞬時(shí)錯(cuò)誤脈沖(Single?Event?Transient,SET)。

技術(shù)背景

應(yīng)用于太空領(lǐng)域中的集成電路會(huì)遭受粒子轟擊引起軟錯(cuò)誤，常見(jiàn)的太空中的輻射機(jī)理有α粒子、高能中子、高能宇宙射線(xiàn)、低能宇宙中子的轟擊，這些粒子打向硅表面引起晶體管內(nèi)部產(chǎn)生多余電荷而錯(cuò)誤的開(kāi)啟或關(guān)斷。單粒子效應(yīng)是集成電路在空間環(huán)境中面臨的主要輻射效應(yīng)。它會(huì)在芯片中產(chǎn)生電離電荷，引起模擬/數(shù)字電路功能紊亂。

時(shí)鐘沿觸發(fā)的D觸發(fā)器是構(gòu)成時(shí)序邏輯電路記憶功能的常用單元，采用內(nèi)部反饋機(jī)制來(lái)實(shí)現(xiàn)邏輯值的存儲(chǔ)，對(duì)于觸發(fā)器的加固尤為重要。常用的設(shè)計(jì)加固方法(Radiation?Hardened-by?Design,RHBD)有模組冗余和使用保護(hù)門(mén)。模組冗余會(huì)大大增加電路面積和功耗，保護(hù)門(mén)電路則不會(huì)。常用的主從邊沿觸發(fā)器的主從結(jié)構(gòu)保持一致，但是在設(shè)計(jì)加固的觸發(fā)器結(jié)構(gòu)中其主從結(jié)構(gòu)經(jīng)常不一致。

發(fā)明內(nèi)容

為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在提供可以應(yīng)用于輻射環(huán)境下的觸發(fā)器，為此，本發(fā)明采取的技術(shù)方案是，能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，包括5個(gè)傳輸門(mén)TG1’～TG5’、5個(gè)反相器INV1’～I(xiàn)NV5’、3個(gè)二輸入保護(hù)門(mén)DIG1’～DIG3’和一個(gè)延遲單元結(jié)構(gòu)τ，輸入D’分別經(jīng)由TG1’和INV1’后的節(jié)點(diǎn)為A’，A’節(jié)點(diǎn)后分為兩個(gè)支路，各自接反相器INV2’和INV3’，其中接INV3’的支路還需要加延遲單元τ，這兩個(gè)支路各自經(jīng)由傳輸門(mén)TG2’和TG3’后的節(jié)點(diǎn)是B1’和B2’；B1’、B2’均作為DIG1’和DIG2’的輸入信號(hào)，DIG1’的輸出節(jié)點(diǎn)是C1’，DIG2’的輸出節(jié)點(diǎn)是C2’，C1’經(jīng)由INV4’和TG4’連至B1’節(jié)點(diǎn)，C2’經(jīng)由INV5’和TG5’后連接至B2’節(jié)點(diǎn)，C1’、C2’作為DIG3’的兩個(gè)輸入，DIG3’的輸出Q’即為觸發(fā)器的輸出端。

二輸入保護(hù)門(mén)和延時(shí)單元τ的組合結(jié)構(gòu)具體為，二輸入保護(hù)門(mén)DIG兩個(gè)輸入之間設(shè)置有一個(gè)延時(shí)單元結(jié)構(gòu)。

其中的延時(shí)單元結(jié)構(gòu)為兩個(gè)反相器中間連一個(gè)PMOS和一個(gè)NMOS，晶體管P1、N1和P3、N3分別構(gòu)成兩組反相器，其中P1、P3的源級(jí)接VDD，N1、N3的源級(jí)接GND，P1、N1的漏端相連記做節(jié)點(diǎn)A，A再連接P2、N2、P3、N3的柵端，P2的源漏級(jí)均接VDD，N2的源漏級(jí)均接GND，P1、N1的柵端相連作為延遲單元的輸入端In，P3、N3的漏端相連作為延遲單元的輸出端Out；晶體管P2、N2需要大的面積，作為大電容充放電來(lái)延遲時(shí)間，通過(guò)調(diào)整P2、N2的寬*長(zhǎng)調(diào)節(jié)延遲時(shí)間τ的大小。

能夠抵抗單粒子效應(yīng)和雙節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)域加固觸發(fā)器，包括：7個(gè)傳輸門(mén)TG1～7、7個(gè)反相器INV1～7、3個(gè)二輸入保護(hù)門(mén)DIG1～3、一個(gè)三輸入保護(hù)門(mén)TIG、和兩個(gè)延遲單元，輸入D經(jīng)由TG1和INV1后的節(jié)點(diǎn)為A，A節(jié)點(diǎn)后分為三個(gè)支路，各自接0、τ、2τ的延遲單元后再分別接反相器INV2、INV3和INV4，INV2經(jīng)過(guò)傳輸門(mén)TG2后的節(jié)點(diǎn)是B1，INV3經(jīng)過(guò)傳輸門(mén)TG3后的節(jié)點(diǎn)是B2，INV4經(jīng)過(guò)傳輸門(mén)TG4后的節(jié)點(diǎn)是B3；B1、B2作為DIG1的兩個(gè)輸入信號(hào)，DIG1的輸出節(jié)點(diǎn)是C1，C1經(jīng)由INV5和TG5反饋連至B1節(jié)點(diǎn)；B2、B3作為DIG2的兩個(gè)輸入信號(hào)，DIG2的輸出節(jié)點(diǎn)是C2，C2經(jīng)由INV6和TG6反饋連至B2節(jié)點(diǎn)；B1、B3作為DIG3的兩個(gè)輸入信號(hào)，DIG3的輸出節(jié)點(diǎn)是C3，C3經(jīng)由INV7和TG7反饋連至B3節(jié)點(diǎn)；C1、C2、C3作為T(mén)IG的三個(gè)輸入，TIG的輸出Q即為觸發(fā)器的輸出端。

三輸入保護(hù)門(mén)TIG晶體管級(jí)結(jié)構(gòu)為：使用三個(gè)PMOS管PM1、PM2、PM3串聯(lián)，三個(gè)NMOS管NM1、NM2、NM3串聯(lián)；PM1的源級(jí)接VDD，PM3的漏極接NM3的漏極，NM1的源級(jí)接GND，PM1和NM1的柵極作為一個(gè)輸入A，PM2和NM2的柵極作為另一個(gè)輸入B，PM3和NM3的柵極作為另一個(gè)輸入C，PM3和NM3的漏極作為輸出O，TIG在三個(gè)輸入不相同的時(shí)輸出為高阻態(tài)。在三個(gè)輸入信號(hào)相同時(shí)，該單元的功能與反相器的功能一致。

與已有技術(shù)相比，本發(fā)明的技術(shù)特點(diǎn)與效果：