[發明專利]含硅外延層的形成

在審

• 申請號: 201410771429.0
• 申請日: 2007-12-11
• 公開（公告）號: CN104599945A
• 公開（公告）日: 2015-05-06
• 發明（設計）人: 葉祉淵;安德魯·拉姆;金以寬
• 申請（專利權）人: 應用材料公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/336
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本申請是申請日為2007年12月11日申請的申請號為200780044461.7，并且發明名稱為“含硅外延層的形成”的發明專利申請的分案申請。

相關申請

本申請要求2006年12月12日提交的美國專利申請號11/609590的優先權，所述美國專利申請公開的內容全部合并在此以作參考。

技術領域

本發明的實施例涉及一種用于含硅外延層的處理與形成的方法及設備。詳細的實施例是涉及用于半導體組件中的外延層的形成與處理的方法與設備，所述半導體組件例如為金屬氧化物半導體場效晶體管(MOSFET)器件。

背景技術

流經MOS晶體管的通道的電流量是直接與通道中的載流子遷移率(mobility)成比例，而使用高遷移率的MOS晶體管使得更多電流流動且最終獲得較快的電路效能。可通過在通道中產生機械應力而增加MOS晶體管通道中的載流子遷移率。處于壓縮應變下的通道，例如生長在硅上的硅鍺通道層，具有大幅提高的空穴遷移率，以提供pMOS晶體管。處于拉伸應變下的通道，例如生長在松弛(relaxed)硅鍺上的薄硅通道層，具有大幅提高的電子遷移率，以提供nMOS晶體管。

處于拉伸應變下的nMOS晶體管通道也可通過形成一或多個碳摻雜硅外延層來提供，而所述nMOS晶體管通道與pMOS晶體管中的壓縮應變SiGe通道為互補。因此，碳摻雜硅及硅鍺外延層可分別沉積在nMOS及pMOS的源極/漏極。源極與漏極區可通過選擇性硅干式蝕刻而為平坦或凹陷。當經過適當制造時，覆蓋有碳摻雜硅外延的nMOS源極及漏極會在通道中施加拉伸應力，并增加nMOS驅動電流。

為了達到利用碳摻雜硅外延而增進nMOS晶體管(具有凹陷的源極/漏極)的信道中的電子遷移率，期望通過選擇性蝕刻或后沉積(post-deposition)處理而在源極/漏極上選擇性形成碳摻雜硅外延層。再者，期望碳摻雜硅外延層含有取代C原子，以在通道中誘導出拉伸應變。通過在碳摻雜硅源極及漏極含有較高的取代C含量能達到較高的通道拉伸應變。

一般來說，100納米以下(sub-100nm)的CMOS(互補金屬-氧化物半導體)器件需要小于30nm的結(junction)深度。通常使用選擇性外延沉積以在結中形成含硅材料(例如：Si、SiGe及SiC)的外延層(epilayer)。選擇性外延沉積允許外延層生長在硅溝槽(moat)上，而不生長在介電區域上。選擇性外延可以在半導體器件中使用，例如：高起的源極/漏極、源極/漏極延伸部、接觸插塞或雙極性器件的基底層沉積。

一般的選擇性外延工藝包含沉積反應及蝕刻反應。在沉積過程中，外延層形成在單晶表面上，而多晶層是沉積在至少一個第二層上，所述第二層例如存在的多晶層及/或非晶層。沉積反應與蝕刻反應是同時發生，且對于外延層與多晶層具有不同的反應速率。然而，沉積的多晶層通常相比于外延層以較快的速率蝕刻。因此，通過改變蝕刻氣體的濃度，凈選擇性處理的總效應造成外延材料的沉積以及多晶材料的有限沉積(或是無沉積)。舉例來說，選擇性外延工藝可以造成含硅材料的外延層生長在單晶硅表面上，而在間隙物(spacer)上不會殘留有沉積。

舉例來說，在含硅MOSFET(金屬氧化物半導體場效晶體管)器件的形成過程中，含硅材料的選擇性外延沉積已成為在高起的源極/漏極以及源極/漏極延伸部特征結構的形成過程中的有用技術。通過蝕刻硅表面以形成凹陷的源極/漏極特征結構，并接著以選擇性生長的外延層(例如硅鍺材料；SiGe)填充被蝕刻的表面來制造源極/漏極延伸部特征結構。選擇性外延允許伴隨原位摻雜(in-situ?doping)的近乎完整的摻質活化，藉此，可省略后退火處理。因此，可利用硅蝕刻及選擇性外延來精確限定結(junction)深度。另一方面，超淺源極/漏極結必然會造成串聯電阻的增加。另外，在硅化物形成的過程中的結消耗(junction?consumption)更會使串聯電阻增加。為了補償結消耗，高起的源極/漏極是外延地及選擇性地生長在結上。一般來說，高起的源極/漏極層為未摻雜硅。