[發明專利]多次可編程存儲器

有效

• 申請號: 201410769083.0
• 申請日: 2014-12-12
• 公開（公告）號: CN104821181B
• 公開（公告）日: 2019-07-19
• 發明（設計）人: 陳旭順;郭政雄;李谷桓;陳中杰;池育德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種多次可編程MTP存儲器結構，包括：

第一晶體管；

第二晶體管，包括在節點處直接連接至所述第一晶體管的漏極的源極；

第三晶體管，連接在所述節點和位線之間；

第四晶體管，所述第四晶體管的漏極連接至所述位線；

第一電路，配置成在所述第二晶體管的漏極處生成第一恒定電壓；以及

第二電路，配置成在所述第四晶體管的柵極處生成第二恒定電壓。

2.根據權利要求1所述的MTP存儲器結構，包括第五晶體管。

3.根據權利要求2所述的MTP存儲器結構，所述第一晶體管包括第一P型金屬氧化物半導體(PMOS)晶體管。

4.根據權利要求1所述的MTP存儲器結構，所述第二晶體管包括第一N型金屬氧化物半導體(NMOS)晶體管。

5.根據權利要求2所述的MTP存儲器結構，所述第三晶體管包括第二NMOS晶體管。

6.根據權利要求1所述的MTP存儲器結構，所述第四晶體管包括第三NMOS晶體管。

7.根據權利要求2所述的MTP存儲器結構，所述第五晶體管包括浮柵金屬氧化物半導體場效應晶體管(MOSFET)。

8.根據權利要求1所述的MTP存儲器結構，所述第四晶體管的柵極連接至控制信號。

9.根據權利要求3所述的MTP存儲器結構，所述第五晶體管的柵極連接至字線。

10.根據權利要求1所述的MTP存儲器結構，所述第四晶體管包括第三NMOS晶體管。

11.一種CMOS多次可編程MTP存儲器結構，包括：

第二晶體管、第三晶體管和第四晶體管；

第一電路，配置成在所述第二晶體管的漏極處生成第一恒定電壓；

第二電路，配置成在所述第四晶體管的柵極處生成第二恒定電壓；以及

第三電路，配置成在所述第三晶體管的柵極處生成第三恒定電壓；

第一電壓源；

第五電路，所述第五電路配置成在由所述第一電壓源提供的電壓低于第一額定電壓時，在所述第三電路上生成第四電壓。

12.根據權利要求11所述的CMOS MTP存儲器結構，由所述第一電壓源所提供的電壓等于1.5伏。

13.根據權利要求11所述的CMOS MTP存儲器結構，所述第五電路配置成在由所述第一電壓源提供的電壓低于所述第一額定電壓時，在所述第二電路上生成所述第四電壓。

14.根據權利要求11所述的CMOS MTP存儲器結構，包括浮柵晶體管，所述浮柵晶體管的源極連接至第二電壓源。

15.一種操作多次可編程MTP存儲器結構的方法，包括：

使用第四電路確定所述MTP存儲器結構中的由第一電壓源提供的第一電壓是否低于第一額定電壓；以及

當所述第一電壓低于所述第一額定電壓時，使用第五電路向所述MTP存儲器結構的第三電路提供第二額定電壓。

16.根據權利要求15所述的方法，包括：當所述第一電壓低于所述第一額定電壓時，使用所述第三電路向所述MTP存儲器結構內的第一節點提供恒定電壓，其中，所述第一節點為第三晶體管的柵極。

17.根據權利要求15所述的方法，包括：使用第二電路生成關于控制信號的恒定電壓。