[發明專利]基于陷阱產生機制的雙漏區半導體器件其制造方法及應用

有效

• 申請號: 201410766891.1
• 申請日: 2014-12-12
• 公開（公告）號: CN104465775B
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 陳海峰
• 申請（專利權）人: 西安郵電大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京科億知識產權代理事務所(普通合伙)11350
• 代理人: 湯東鳳

技術領域

本發明涉及一種半導體器件，具體地說，涉及一種基于陷阱產生機制的雙漏區半導體器件其制造方法及應用。

背景技術

集成電路的發展，對低功耗器件的要求越來越高。傳統半導體器件的工作原理基本上以擴散和漂移為主要的載流子傳輸機制，因此器件的工作電流較大，這也導致了較大的功耗。隨著半導體器件的尺寸的越來越小，各種泄漏電流變得越來越大，因此目前在半導體器件低功耗方面的器件研究領域主要集中在降低器件的動態以及靜態泄漏電流方面。

隨著需要具有超低功耗的半導體器件的生物芯片以及具有特殊應用的芯片的未來的發展，目前的傳統低功耗器件受制于載流子輸運機制的限制，因此并不適合在這些領域的應用。超低功耗的器件的主要的實現途徑之一即為使得半導體器件具有極低的工作電流。因此，如何使得半導體器件具有極低工作電流問題已經成為了本領域普通技術人員努力的方向。

發明內容

為了克服現有技術中存在的缺陷，本發明提供一種基于陷阱產生機制的雙漏區半導體器件其制造方法及應用，用于實現對超低的輸出電流進行控制，可實現極低的輸出工作電流，并且對這種超低輸出電流進行控制。本發明的基本原理為半導體中深能級陷阱的產生載流子的作用可引發一個極低電流的物理機制，通過柵電壓和漏電壓的變化來實現對器件超低電流的控制。本器件結構中采用雙漏區的作用在于加強對器件電學懸浮摻雜區中載流子的抽取及注入效率，使得電學懸浮摻雜區來改變溝道的電子或空穴受到的橫向電壓差更加快速以及有效，從而使得器件更好的控制陷阱層中基于陷阱作用而產生的漏端極低輸出電流。

本器件具有兩種導電類型結構：P型襯底時漏端輸出電流為電子電流，稱為電子導電型；N型襯底時漏端輸出電流為空穴導電電流，這種類型稱為空穴導電型。其技術方案如下：

一種基于陷阱產生機制的雙漏區半導體器件，襯底區1上中間設有電學懸浮摻雜區3，同時襯底區1上兩側均設有漏端摻雜區4，電學懸浮摻雜區3和漏端摻雜區4中間為導電溝道區域，柵絕緣介質層6覆蓋在電學懸浮摻雜區3和陷阱層5之上，柵絕緣介質層6上兩側分別設有柵端金屬電極層7，兩個柵端金屬電極層7之間設有絕緣隔離層10，漏端摻雜區4上設有漏端金屬電極層8，漏端摻雜區4分別使用隔離氧化區2與旁邊區域隔離，在漏端摻雜區4的隔離氧化區2另一側設有襯底電極處，其上為襯底金屬電極層9。

優選地，所述襯底區1為P型襯底。

優選地，所述襯底區1為N型襯底。

一種基于陷阱產生機制的雙漏區半導體器件的制造方法，包括以下步驟：

第一步：選取較低摻雜的P型或N型硅襯底區1，在襯底表面生長一層氧化層，通過光刻確定電學懸浮區、漏區以及場氧隔離區位置，刻蝕掉這些區域上面的氧化層，通過離子注入法或擴散法形成隔離氧化區2、襯底對應的N型或P型電學懸浮摻雜區3以及漏端摻雜區4；

第二步：去除氧化層，重新在整個襯底表面生長一層氧化層；光刻，刻蝕掉兩個溝道上面的氧化層；通過金或者其他硅中深能級雜質對溝道表面進行離子轟擊表面處理，形成一層很薄的陷阱層5，控制表面處理時的金或者其他深能級雜質的濃度，可有效的改變陷阱層的特性；

第三步：去除氧化層，重新在整個襯底表面生長一層氧化層；通過光刻及刻蝕掉柵氧化層以外的氧化層，形成柵絕緣介質層6；

第四步：通過金屬淀積工藝，分別形成柵端金屬電極層7、漏端金屬電極層8和襯底金屬電極層9，在兩個柵端金屬電極層7中間生長絕緣隔離層10；通過金屬連接線11分別連接兩個柵電極、兩個漏電極以及互連兩個襯底電極。

一種基于陷阱產生機制的雙漏區半導體器件的應用方法，包括以下步驟：

步驟1：當柵電壓大于閾值電壓時，電學懸浮層摻雜區中電壓通過反型層的傳導變得與漏端電壓相同，當柵壓重新變小使得溝道為耗盡狀態時，陷阱層產生的載流子一般與襯底少子同類型由于溝道兩側受到的電壓差近似沒有，不能流向漏極，這時無輸出電流，通過漏極電壓和柵極電壓脈沖之間的匹配設置，獲得輸出電流的出現和消失的切換；

步驟2：當柵電壓大于閾值電壓時，電學懸浮層摻雜區中電壓通過反型層的傳導變得與漏端電壓相同，之后當柵壓重新變小使得溝道為耗盡狀態時，同時降低漏極電壓，這時懸浮摻雜區的電壓將大于新的漏端電壓，陷阱層產生的載流子一般與襯底少子同類型將流向電學懸浮區，這時漏端出現負的輸出電流脈沖。

本發明的有益效果：