[發明專利]用于導航系統的高精度多路授時模塊及獲得無積累誤差的授時系統信號的方法

有效

• 申請號: 201410765163.9
• 申請日: 2014-12-11
• 公開（公告）號: CN104407511A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 郝勇;黃衛權;劉源;王藝鵬
• 申請（專利權）人: 哈爾濱工程大學
• 主分類號: G04R20/04
• 分類號: G04R20/04
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 楊曉輝

技術領域

本發明屬于組合導航相關系統授時技術領域。

背景技術

隨著電子技術和計算機技術的不斷發展，船舶測試統的數字化、集成化程度越來越高，測試系統也越發復雜，高精度的船舶系統測試，對系統中各種實時和歷史數據時間標簽的準確性提出了更高的要求。傳統時鐘授時系統是采用配置普通石英晶體振蕩器的計算機捕獲GPS衛星發送的標準時間信號，在此基礎上使計算機時鐘與GPS時鐘同步，然后通過計算機輸出同步時間信號。因為普通石英晶體振蕩器的脈沖受到環境溫度、均載電容、激勵電平、晶體老化等多種不穩定因素影響，故時鐘本身存在誤差。計算機又是通過計數器對脈沖累計得到的時間值，所以不可避免的會有誤差累積。這樣的系統經過一段時間自由運行后誤差會達到系統無法忍受程度。所以需要經常進行時鐘同步校準。

發明內容

本發明是為了解決傳統授時系統誤差累計問題，提出了用于導航系統的高精度多路授時模塊及獲得無積累誤差的授時系統信號的方法。

本發明所述用于導航系統的高精度多路授時模塊，它包括濾波電路、FPGA控制電路、DA轉換器、恒溫晶振、50M晶振、FPGA配置模塊、輸出擴展模塊、n個單路反相器閘、n個光電耦合器、n個三態輸出單路總線緩沖器；其中n為大于3的整數；

濾波電路的信號輸入端連接全球衛星導航系統的TTL電平秒脈沖信號輸出端，濾波電路的濾波后信號輸出端連接FPGA控制電路的捕捉信號輸入端，FPGA控制電路的壓控信號輸出端連接DA轉換器的壓控信號輸入端，DA轉換器的壓控信號輸出端連接恒溫晶振的壓控信號輸入端，恒溫晶振的信號輸出端連接FPGA控制電路的頻率信號輸入端，輸出擴展模塊的分頻信號輸入端連接FPGA控制電路的分頻信號輸出端，輸出擴展模塊包括n路擴展時鐘信號輸出端，輸出擴展模塊的每路時鐘信號輸出端均連接一個單路反相器閘的信號輸入端，n個單路反相器閘的信號輸出端分別連接n個光電耦合器的信號輸入端，n個光電耦合器的信號輸出端分別連接n個三態輸出單路總線緩沖器的信號輸入端，n個三態輸出單路總線緩沖器輸出n路TTL電平時鐘信號，50M晶振的時鐘信號輸出端連接FPGA控制電路的起振信號輸入端，FPGA配置模塊的配置文件信號輸入輸出端連接FPGA控制電路的配置文件信號輸入輸出端；

FPGA控制電路包括信號捕獲電路、相位差計算電路、PID控制電路、10⁷分頻電路和數字鎖相環電路；

信號捕獲電路的信號輸入端為FPGA控制電路的捕捉信號輸入端，信號捕獲電路的信號輸出端連接相位差計算電路的信號輸入端，相位差計算電路的相位差信號輸出端連接PID控制電路的相位差信號輸入端，PID控制電路的壓控信號輸出端為FPGA控制電路的壓控信號輸出端，10⁷分頻電路的信號輸入端為FPGA控制電路的頻率信號輸入端，10⁷分頻電路的分頻信號輸出端同時連接相位差計算電路的分頻信號輸入端、信號捕獲電路的分頻信號輸入端和輸出擴展模塊的分頻信號輸入端，數字鎖相環電路的信號輸入端連接50M晶振的時鐘信號輸出端，數字鎖相環電路的時鐘信號輸出端同時連接信號捕獲電路的時鐘信號輸入端、相位差計算電路的時鐘信號輸入端、PID控制電路的時鐘信號輸入端和10⁷分頻電路的時鐘信號輸入端，信號捕獲電路的配置文件信號輸入輸出端、相位差計算電路的配置文件信號輸入輸出端、PID控制電路的配置文件信號輸入輸出端、10⁷分頻電路的配置文件信號輸入輸出端和數字鎖相環電路的配置文件信號輸入輸出端均連接FPGA配置模塊的配置文件信號輸入輸出端；

采用上述模塊獲得無積累誤差的授時系統信號的方法，該方法的具體步驟為：

步驟一：相位差計算電路對從信號捕獲電路獲得秒脈沖信號和經過10⁷分頻電路分頻后的恒溫晶振輸出的信號進行相位差信號計算，并將計算后的相位差信號發送至PID控制電路；

步驟二：PID控制電路根據接收到的相位差信號利用PID算法計算得出對恒溫晶振的微調控制數字量，并將此控制量傳輸至DA轉換器的壓控信號輸入端；

步驟三：DA轉換器將接收到的對恒溫晶振的微調控制數字量轉換為對恒溫晶振的控制模擬量，并將控制模擬量傳輸至恒溫晶振的壓控信號輸入端；