[發明專利]一種溝槽功率MOSFET器件及其制作方法和靜電保護結構

在審

• 申請號: 201410763514.2
• 申請日: 2014-12-11
• 公開（公告）號: CN104465628A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: 丁磊;殷允超
• 申請（專利權）人: 張家港凱思半導體有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60;H01L27/02;H01L27/04;H01L21/77
• 代理公司: 張家港市高松專利事務所(普通合伙) 32209
• 代理人: 陳曉岷

技術領域

本發明涉及一種帶靜電保護結構的溝槽功率MOSFET器件同時還涉及該器件的制作方法以及該器件上的靜電保護結構。

背景技術

功率MOSFET器件的使用和發展已經有多年的歷史，可以說在現代電子產業中的應用極其廣泛，為了使器件能適應各種復雜的應用環境，人們對器件的性能有了更高的要求，其中抗靜電能力是很重要的一項。功率MOSFET器件的ESD損壞經常出現在柵極與源極之間，因為該兩極之間的柵氧化層很薄，一般在10nm～200nm的范圍內。于是在很長的時間內，在保證器件功能的前提下提高此兩極之間的抗靜電能力一直是器件開發者努力的方向。

現今流行的做法是在原有工藝流程的基礎上制作若干組背靠背的PN結結構(此處背靠背的PN結至少為一對)，然后將其并聯于功率MOSFET器件的柵極和源極之間。

然目前的靜電保護結構是在芯片專門規劃出某各區域來，通過場氧、淀積并刻蝕多晶硅、離子注入等一系列步驟形成ESD的PN結。規劃出的區域一般是位于芯片的柵極區，而柵極區同時還要作為芯片的接線引腳。

這種靜電保護結構會增大芯片的面積，同時還增加成本。另外這種靜電保護結構的制作方法復雜，且需要至少六次光刻，一般流程如下：

第一步：生長場氧化層/光刻/刻蝕(光刻版使用1次)，使其形成ESD區域；

第二步：溝槽光刻/刻蝕/柵氧化層生長(光刻版使用2次)，這一層為常規流程；

第二步：柵極多晶硅的淀積/刻蝕，此步為常規流程，用于填充溝槽，形成有源區的柵極多晶硅。

第三步：ESD多晶硅淀積/注入/光刻/刻蝕(光刻版使用3次)，目的是制作出用于形成PN結的多晶硅區域；該多晶硅的淀積厚度與柵極多晶硅的厚度不同，無法共同淀積和刻蝕，因此，柵極多晶硅一般采用化學或者等離子刻蝕，無需光刻版掩蓋，而ESD多晶硅得采用光刻版掩蓋。

第四步：ESD多晶硅選擇性注入(形成ESD?PN結)(光刻版使用4次)，此步通常和常規流程源極區的注入共用光刻版，同時形成。

第五步：接觸孔光刻/刻蝕(光刻版使用5次)，這一層為常規流程

第六步：金屬層光刻/刻蝕(光刻版使用6次)，這一層為常規流程

當然，有些高壓器件還需要鈍化層保護，光刻版數就為7次?？梢娺@種做法為實現ESD結構，在常規MOSFET的基礎上增加了兩次的光刻，成本增加較多。

發明內容

本發明所要解決的技術問題是：提供一種溝槽功率MOSFET器件的靜電保護結構，該靜電保護結構無需在溝槽功率MOSFET器件上額外規劃出ESD區域，節省了溝槽功率MOSFET器件的面積，降低了成本。

另外發明所要解決的另一技術問題是：提供一種溝槽功率MOSFET器件，該功率MOSFET器件無需額外規劃出ESD區域，節省了溝槽功率MOSFET器件的面積，降低了成本。

另外本發明所要解決的第三個技術問題是：提供一種溝槽功率MOSFET器件制作方法，該制作方法在常規工藝的基礎上減少兩次光刻形成靜電保護結構，簡化了工藝流程，降低了制作成本。

為解決上述第一個技術問題，本發明的技術方案是：一種溝槽功率MOSFET器件的靜電保護結構，所述溝槽功率MOSFET器件的有源區外圍的柵極引出端設置區域中，其中一部分區域設置了柵極引出端，另一部分區域設置了若干個靜電保護引出端，該靜電保護引出端包括至少一對PN結，PN結兩端分別與溝槽功率MOSFET器件的源極和柵極連接。所述靜電保護引出端與單胞溝槽內的柵極多晶硅之間不接觸。

作為一種優選的方案，靜電保護引出端包括靠近有源區的第一區域和靠近終端區的第二區域，第一區域和第二區域之間為所述PN結，第一區域上設置有源極接觸孔，第二區域上設置有柵極接觸孔，溝槽功率MOSFET器件的源極金屬板設置有伸入源極接觸孔內與第一區域連接的源極引腳，溝槽功率MOSFET器件的柵極連接板設置有伸入柵極接觸孔內與第二區域連接的柵極引腳。

作為一種優選的方案，靜電保護引出端與柵極引出端相互間隔設置。

另外本發明還公開了一種溝槽功率MOSFET器件，該溝槽功率MOSFET器件具有上述的靜電保護結構。

另外本發明還公開了一種溝槽功率MOSFET器件的制作方法，包括以下步驟：

A、提供具有兩個相對表面的第一導電類型半導體基板，該第一導電類型半導體基板包括重摻雜的第一導電類型襯底和輕摻雜的第一導電類型外延層；定義第一導電類型外延層上表面為第一表面；定義第一導電類型襯底下表面為第二表面；