[發(fā)明專利]一種基于FPGA的多路無(wú)線信道監(jiān)聽(tīng)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201410763086.3
• 申請(qǐng)日: 2014-12-11
• 公開(kāi)（公告）號(hào): CN104486011A
• 公開(kāi)（公告）日: 2015-04-01
• 發(fā)明（設(shè)計(jì)）人: 王典洪;袁學(xué)劍;陳分雄;付杰;劉喬西;顏學(xué)杰;王勇
• 申請(qǐng)（專利權(quán)）人: 中國(guó)地質(zhì)大學(xué)（武漢）
• 主分類號(hào): H04B17/30
• 分類號(hào): H04B17/30
• 代理公司: 武漢華旭知識(shí)產(chǎn)權(quán)事務(wù)所 42214
• 代理人: 劉榮;周宗貴

技術(shù)領(lǐng)域

本發(fā)明涉及一種基于FPGA的多路無(wú)線信道監(jiān)聽(tīng)裝置，屬于無(wú)線數(shù)據(jù)通信領(lǐng)域。

背景技術(shù)

隨著物聯(lián)網(wǎng)產(chǎn)業(yè)的高速發(fā)展，無(wú)線通信協(xié)議已成為研究熱點(diǎn)。在無(wú)線通信協(xié)議的開(kāi)發(fā)和測(cè)試的過(guò)程中，通常會(huì)使用無(wú)線數(shù)據(jù)包監(jiān)聽(tīng)器捕獲指定信道的射頻數(shù)據(jù)包，結(jié)合相關(guān)軟件對(duì)數(shù)據(jù)包進(jìn)行解碼和顯示，快速的發(fā)現(xiàn)并解決一些常見(jiàn)的問(wèn)題，減少開(kāi)發(fā)和測(cè)試的周期。

現(xiàn)有的無(wú)線數(shù)據(jù)包監(jiān)聽(tīng)器大多僅能監(jiān)聽(tīng)單個(gè)信道的數(shù)據(jù)，在開(kāi)發(fā)采用跳頻技術(shù)的通信協(xié)議時(shí)，如ISA100.11a、WIA-PA、WirelessHART等工業(yè)無(wú)線標(biāo)準(zhǔn)，需要同時(shí)監(jiān)聽(tīng)多個(gè)信道的數(shù)據(jù)。能夠監(jiān)聽(tīng)多個(gè)信道的監(jiān)聽(tīng)裝置，受限于核心控制單元的處理能力，容易產(chǎn)生總線競(jìng)爭(zhēng)，影響傳輸效率；另一方面，核心控制單元的引腳輸出驅(qū)動(dòng)能力有限，容易引發(fā)通信失敗。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)的不足，本發(fā)明提出了一種基于FPGA的多路無(wú)線信道監(jiān)聽(tīng)裝置，利用FPGA在數(shù)據(jù)獲取方面良好的實(shí)時(shí)與并行控制性能，以IEEE802.15.4標(biāo)準(zhǔn)為基礎(chǔ)，針對(duì)2.4GHz頻段，能夠同時(shí)監(jiān)聽(tīng)16路無(wú)線信道，并且傳輸效率高，通信效果穩(wěn)定。

本發(fā)明為解決其技術(shù)問(wèn)題所采用的技術(shù)方案是：提供了一種基于FPGA的多路無(wú)線信道監(jiān)聽(tīng)裝置，包括FPGA核心控制單元、與其連接的2路以上無(wú)線RF接收器，以及PC機(jī)，所述FPGA核心控制單元包括依次連接的USB2.0通信模塊、數(shù)據(jù)傳輸控制模塊、2路以上緩存模塊、以及SPI通信接口模塊，其中，SPI通信接口模塊包括2路以上SPI數(shù)據(jù)接收單元，以及與USB2.0通信模塊連接的SPI命令輸出單元，2路以上緩存模塊的每一路緩存模塊均由并聯(lián)的計(jì)數(shù)器單元、數(shù)據(jù)緩存單元和長(zhǎng)度緩存單元組成，各路緩存模塊中的計(jì)數(shù)器單元、數(shù)據(jù)緩存單元以及長(zhǎng)度緩存單元分別同數(shù)據(jù)傳輸控制模塊連接，每一路緩存模塊中的計(jì)數(shù)器單元、數(shù)據(jù)緩存單元以及長(zhǎng)度緩存單元分別與一路SPI數(shù)據(jù)接收單元連接；所述2路以上無(wú)線RF接收器分別與FPGA核心控制單元的2路以上SPI通信接口單元連接；所述PC機(jī)通過(guò)USB2.0通信接口與FPGA核心控制單元的USB2.0通信模塊連接；所述無(wú)線RF接收器、緩存模塊以及SPI數(shù)據(jù)接收單元的個(gè)數(shù)相同。

所述2路以上無(wú)線RF接收器為16路2.4G無(wú)線RF接收器，均采用CC2530芯片，16路2.4G無(wú)線RF接收器的16個(gè)接收信道以5MHz為間隔，平均分布在2405～2480MHz之間。

所述USB2.0通信接口采用DS_FT2232H芯片和93LC56BT-I/OT芯片。

所述FPGA核心控制單元包括EP3C10E144芯片和EPCS4SI8N芯片。

本發(fā)明基于其技術(shù)方案所具有的有益效果在于：

(1)本發(fā)明FPGA核心控制單元包括EP3C10E144芯片和EPCS4SI8N芯片，16個(gè)CC2530芯片與FPGA核心控制單元中的SPI通信接口模塊的連接采用一對(duì)一和多對(duì)一的方式分別傳輸數(shù)據(jù)和指令，其中各個(gè)CC2530芯片的SPI0作為主機(jī)，負(fù)責(zé)將無(wú)線數(shù)據(jù)報(bào)文傳至FPGA核心控制單元，SPI1作為從機(jī)，負(fù)責(zé)接收來(lái)自FPGA核心控制單元的指令，如信道設(shè)置、數(shù)據(jù)傳輸設(shè)置等，能夠避免總線競(jìng)爭(zhēng)，提高了傳輸效率；

(2)本發(fā)明的16片CC2530的SPI1都接收來(lái)之FPGA核心控制單元的控制命令信號(hào)，采用了4片總線緩沖芯片74LS125來(lái)驅(qū)動(dòng)SPI接口，能夠避免因FPGA核心控制單元的芯片的引腳輸出驅(qū)動(dòng)能力有限而引發(fā)通信失敗的情形；

(3)本發(fā)明的基于FPGA的多路無(wú)線信道監(jiān)聽(tīng)裝置，可以為無(wú)線通信協(xié)議開(kāi)發(fā)提供數(shù)據(jù)分析、輔助設(shè)計(jì)等服務(wù)，是一種極為有效的協(xié)議測(cè)試工具。

附圖說(shuō)明

圖1是基于FPGA的多路無(wú)線信道監(jiān)聽(tīng)裝置的結(jié)構(gòu)框圖。

圖2是CC2530芯片與EP3C10E144芯片的連接示意圖。

圖3是FPGA核心控制單元的邏輯框圖。

圖4是USB2.0通信接口與EP3C10E144芯片的連接電路圖。

圖5是CC2530芯片與2.4G無(wú)線RF接收器的連接電路圖。

圖6是FPGA核心控制單元的SPI命令輸出模塊的連接電路圖。

圖7是FPGA核心控制單元與CC2530芯片的連接電路圖。

圖8是FPGA核心控制單元的外圍電路連接電路圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。