[發明專利]一種FC-AV協議處理電路結構

在審

• 申請號: 201410752867.2
• 申請日: 2014-12-09
• 公開（公告）號: CN104469375A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: 田澤;劉承禹;王婷;郭亮;劉浩;蔡葉芳
• 申請（專利權）人: 中國航空工業集團公司第六三一研究所
• 主分類號: H04N19/423
• 分類號: H04N19/423;H04N19/433
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 張倩

1.一種FC-AV協議處理電路，其特征在于，包括DDR2讀控制模塊、異步FIFO?A、異步FIFO?B、異步FIFO?C、異步FIFO?D、發送控制0模塊、發送控制1模塊、接收控制模塊、FC核0和FC核1；DDR2讀控制模塊輸入端經過發送DDR2控制器連接外部發送DDR2存儲器，DDR2讀控制模塊輸出端與異步FIFO?A、異步FIFO?B、異步FIFO?C和異步FIFO?D輸入端連接，異步FIFO?A和異步FIFO?B輸出端與發送控制0模塊輸入端連接，異步FIFO?C和異步FIFO?D輸出端與發送控制1模塊的輸入端連接，發送控制0模塊和發送控制1模塊的輸出端分別與FC核0和FC核1的發送通路的輸入端連接，接收控制模塊的輸入端與FC核0和FC核1的接收通路的輸出端連接，接收控制模塊的輸出端經過接收DDR2控制器連接外部接收DDR2存儲器。

2.根據權利要求1所述的FC-AV協議處理電路，其特征在于，所述FC核0和DDR2讀控制模塊、異步FIFO?A、異步FIFO?B、發送控制0模塊一起組成發送通路0；所述FC核1和DDR2讀控制模塊、異步FIFO?C、異步FIFO?D、發送控制1模塊一起組成發送通路1；FC核0和接收控制模塊組成接收通路0；FC核1和接收控制模塊組成接收通路1；發送通路0和發送通路1一起實現發送雙余度功能；接收通路0和接收通路1一起實現接收雙余度功能。

3.根據權利要求1或2所述的FC-AV協議處理電路，其特征在于，所述DDR2讀控制模塊通過發送DDR2存儲器寫指針信號判斷出發送DDR2存儲器中有一行視頻數據，同時通過異步FIFO?A、異步FIFO?B、異步FIFO?C和異步FIFO?D的空信號判斷異步FIFO?A和異步FIFO?C為空，或者異步FIFO?B和異步FIFO?D為空時，DDR2讀控制模塊通過發送DDR2控制器從發送DDR2存儲器中將視頻數據按行讀出，并同時寫入FIFO?A和異步FIFO?C，或者同時寫入異步FIFO?B和異步FIFO?D。

4.根據權利要求3所述的FC-AV協議處理電路，其特征在于，所述異步FIFO?A、異步FIFO?B、異步FIFO?C和異步FIFO?D為結構相同，用于按視頻行緩存視頻有效數據并隔開時鐘域的數據緩存器，每個FIFO大小為深度1024，寬度64bit，緩存一行視頻有效數據。

5.根據權利要求4所述的FC-AV協議處理電路，其特征在于，所述發送控制0模塊和發送控制1模塊內部電路完全相同，一起實現發送雙余度功能；發送控制0模塊將上級異步FIFO?A和異步FIFO?B的視頻數據交替讀出并按FC-AV協議組成FC-AV幀，發送到FC核0；使能發送余度功能時，發送控制1模塊將上級異步FIFO?C和異步FIFO?D的視頻數據交替讀出并按FC-AV協議組成FC-AV幀，發送到FC核1，否則發送控制1模塊不工作。

6.根據權利要求5所述的FC-AV協議處理電路，其特征在于，所述接收控制模塊將來自FC核0或FC核1的FC-AV幀的有效負載提取出來并通過接收DDR2控制器寫入接收DDR2存儲器的幀緩沖區；不使能接收余度功能時，接收控制模塊只接收來自FC核0的FC-AV幀，使能接收余度功能時，接收控制模塊按照切換機制在FC核0和FC核1之間切換接收FC-AV幀。

7.根據權利要求6所述的FC-AV協議處理電路，其特征在于，所述FC核0和FC核1內部電路完全相同，實現FC幀發送和接收；發送時，將FC幀轉換成高速串行數據發送到FC網絡；接收時，將FC網絡上的高速串行數據轉換成FC幀；串行速率為2Gbps。

8.根據權利要求7所述的FC-AV協議處理電路，其特征在于：DDR2讀控制模塊位于DDR2時鐘域，發送控制0模塊、發送控制1模塊、接收控制模塊、FC核0和FC核1位于FC時鐘域。

9.根據權利要求8所述的FC-AV協議處理電路，其特征在于：所述發送通路和接收通路相互獨立，互不影響，可同時工作，也可獨立工作。