[發明專利]一種基于FPGA的快速實時動目標檢測系統

在審

• 申請號: 201410750901.2
• 申請日: 2014-12-09
• 公開（公告）號: CN105741313A
• 公開（公告）日: 2016-07-06
• 發明（設計）人: 張仁李;盛衛星;陳浩;馬曉峰;韓玉兵;薛鵬
• 申請（專利權）人: 南京理工大學
• 主分類號: G06T7/20
• 分類號: G06T7/20;G06T1/20
• 代理公司: 南京理工大學專利中心 32203
• 代理人: 唐代盛;孟睿

1.一種基于FPGA的快速實時動目標檢測系統，其特征在于，包含多個相同的子模塊，多個子模塊并行處理雷達回波數據；每一個子模塊包含2個只讀存儲器、4個浮點型乘法器、3個浮點型加法器、1個浮點型減法器和8個隨機存取存儲器；

第一只讀存儲器用于存儲快速傅立葉變換所需旋轉因子的實部，第二只讀存儲器用于存儲快速傅立葉變換所需旋轉因子的虛部；

第一浮點型乘法器用于將旋轉因子的實部與輸入的雷達回波數據的實部相乘，然后將相乘的結果送入浮點型減法器；

第二浮點型乘法器用于將旋轉因子的虛部與輸入的雷達回波數據的虛部相乘，然后將相乘的結果送入浮點型減法器；

第三浮點型乘法器用于將旋轉因子的虛部與輸入的雷達回波數據的實部相乘，然后將相乘的結果送入第一浮點型加法器；

第四浮點型乘法器用于將旋轉因子的實部與輸入的雷達回波數據的虛部相乘，然后將相乘的結果送入第一浮點型加法器；

浮點型減法器用于將第一浮點型乘法器輸出結果與第二浮點型乘法器輸出結果相減，然后將相減結果送至第二浮點型加法器；

第一浮點型加法器用于將第三浮點型乘法器輸出結果與第四浮點型乘法器輸出結果相加，然后將相加結果送至第三浮點型加法器；

第二浮點型加法器用于將浮點型減法器輸出結果與第一隨機存取存儲器或者第二隨機存取存儲器中的存儲數據相加；其中，上掃頻時選擇與第一隨機存取存儲器中的存儲數據相加，然后再將相加結果送給第一隨機存取存儲器存儲；下掃頻時選擇與第二隨機存取存儲器中的存儲數據相加，然后再將相加結果送給第二隨機存取存儲器存儲；

第三浮點型加法器用于將第一浮點型加法器輸出結果與第三隨機存取存儲器或者第四隨機存取存儲器中的存儲數據相加；其中，上掃頻時選擇與第三隨機存取存儲器中的存儲數據相加，然后再將相加結果送給第三隨機存取存儲器存儲；下掃頻時選擇與第四隨機存取存儲器中的存儲數據相加，然后再將相加結果送給第四隨機存取存儲器存儲；

第五隨機存取存儲器用于存儲第一隨機存取存儲器的累加結果；

第六隨機存取存儲器用于存儲第二隨機存取存儲器的累加結果；

第七隨機存取存儲器用于存儲第三隨機存取存儲器的累加結果；

第八隨機存取存儲器用于存儲第四隨機存取存儲器的累加結果。