[發(fā)明專利]基于FPGA的SAT自動(dòng)一體化求解器

有效

• 申請(qǐng)?zhí)枺?/td>: 201410748527.2
• 申請(qǐng)日: 2014-12-10
• 公開（公告）號(hào): CN105740206B
• 公開（公告）日: 2018-11-16
• 發(fā)明（設(shè)計(jì)）人: 何安平;吳盡昭;宋曉宇;毛樂(lè)樂(lè);熊菊霞
• 申請(qǐng)（專利權(quán)）人: 何安平
• 主分類號(hào): G06F17/15
• 分類號(hào): G06F17/15;G06F8/41
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.基于FPGA的SAT自動(dòng)一體化求解器的建立方法，其特征是該方法包含以下步驟：

1)首先用C++語(yǔ)言編寫好的翻譯器可以將CNF格式文件內(nèi)容自動(dòng)翻譯成verilog語(yǔ)言，即將合取范式轉(zhuǎn)換成門級(jí)電路形式；

2)通過(guò)Precision軟件對(duì)已優(yōu)化的電路進(jìn)行綜合，最后將綜合文件下載到FPGA開發(fā)板上，進(jìn)行驗(yàn)證；

3)利用硬件腳本語(yǔ)言Tcl編寫命令調(diào)用Questasim軟件對(duì)門級(jí)電路進(jìn)行優(yōu)化，通過(guò)Precision對(duì)已優(yōu)化的電路進(jìn)行綜合，以及將綜合文件下載到FPGA開發(fā)板上進(jìn)行驗(yàn)證；

4)將FPGA芯片嵌入到ARM系統(tǒng)中，實(shí)現(xiàn)生成相關(guān)設(shè)計(jì)文件并調(diào)用控制命令全面的自動(dòng)化。

2.根據(jù)權(quán)利要求1所述的基于FPGA的SAT自動(dòng)一體化求解器的建立方法，其特征在于，基于FPGA的編譯、仿真、綜合、驗(yàn)證、下載自動(dòng)一體化；能夠?qū)姆抡妗⒕幾g、綜合、下載整個(gè)流程的時(shí)間精確計(jì)算出來(lái)；基于FPGA的SAT的算法為應(yīng)用型。