[發明專利]改善MOS器件性能的方法及MOS器件結構

有效

• 申請號: 201410747645.1
• 申請日: 2014-12-08
• 公開（公告）號: CN105742349B
• 公開（公告）日: 2019-12-27
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/41;H01L21/336;H01L21/265
• 代理公司: 31272 上海申新律師事務所
• 代理人: 俞滌炯

1.一種改善MOS器件性能的方法，其特征在于，所述方法包括以下步驟：

步驟S1、提供一半導體襯底，并于所述半導體襯底之上制備柵堆疊結構，所述柵堆疊結構包括柵氧化層、位于柵氧化層上的柵極以及覆蓋柵氧化層和柵極的側壁的側墻，且所述側墻具有第一厚度；

步驟S2、進行輕摻雜工藝，以在柵堆疊結構兩側的半導體襯底中分別形成輕摻雜區，所述輕摻雜區還延伸至柵極底部的部分區域；進行所述輕摻雜工藝之后，對所述側墻進行增寬操作，所述增寬操作包括：在所述側墻的側壁表面形成側墻薄膜，所述側墻和側墻薄膜的總厚度為第二厚度，第二厚度大于第一厚度；

步驟S3、進行所述增寬操作之后，進行第一金屬硅化工藝，在所述輕摻雜區中形成第一金屬硅化物區，第一金屬硅化物區延伸至所述側墻和側墻薄膜的下方，且第一金屬硅化物區與位于柵極下方的溝道區之間被部分輕摻雜區隔離；

步驟S4、形成第一金屬硅化物區之后，繼續源/漏區制備工藝。

2.根據權利要求1所述的改善MOS器件性能的方法，其特征在于，所述方法還包括：

于所述輕摻雜工藝后，先進行第一袋狀注入工藝及快速熱退火工藝，以于所述半導體襯底臨近所述柵堆疊結構的區域中形成輕摻雜區后，再對所述側墻進行所述增寬操作。

3.根據權利要求1所述的改善MOS器件性能的方法，其特征在于，采用鎳或鉑，在250℃～450℃的溫度條件下，進行所述第一金屬硅化工藝。

4.根據權利要求1所述的改善MOS器件性能的方法，其特征在于，所述半導體襯底為硅襯底或絕緣體上硅。

5.根據權利要求4所述的改善MOS器件性能的方法，其特征在于，所述硅襯底的晶向為<110>或<100>。

6.根據權利要求4所述的改善MOS器件性能的方法，其特征在于，當所述半導體襯底為硅襯底時，所述源/漏區制備工藝包括：

進行源/漏離子注入，在所述柵極、側墻和側墻薄膜兩側的半導體襯底中分別形成源極區和漏極區；

進行第二金屬硅化工藝，分別在源極區和漏極區的頂部區域形成被源極區和漏極區包圍的第二金屬硅化物層；

進行第二金屬硅化工藝后，制備通孔刻蝕停止層；

刻蝕位于所述源極區上的所述通孔刻蝕停止層及位于所述源極區中的所述硅襯底，保留位于所述側墻和側墻薄膜下方的第一金屬硅化物區，在所述柵極、側墻和側墻薄膜一側的源極區中和通孔刻蝕停止層中形成源區凹槽；

制備金屬層充滿所述源區凹槽。

7.根據權利要求6所述的改善MOS器件性能的方法，其特征在于，采用各向同性的刻蝕工藝刻蝕位于所述源區中的所述硅襯底。

8.根據權利要求6所述的改善MOS器件性能的方法，其特征在于，采用鎳或鉑，在250℃～450℃的溫度條件下，進行所述第二金屬硅化工藝。

9.根據權利要求4所述的改善MOS器件性能的方法，其特征在于，當所述半導體襯底為絕緣體上硅時，所述源/漏區制備工藝包括：

刻蝕所述絕緣體上硅，保留位于所述側墻和側墻薄膜下方的所述第一金屬硅化物區，以于所述柵極、側墻和側墻薄膜兩側的半導體襯底中分別形成源極區凹槽和漏極區凹槽；

制備外延層充滿所述源極區凹槽和所述漏極區凹槽，以形成源極區和漏極區；

對所述外延層進行第三金屬硅化工藝，以將位于所述源極區及所述漏極區中的外延層轉化為第三金屬硅化物區。

10.根據權利要求9所述的改善MOS器件性能的方法，其特征在于，采用鎳或鉑，在250℃～450℃的溫度條件下，進行所述第三金屬硅化工藝。

11.根據權利要求9所述的改善MOS器件性能的方法，其特征在于，所述外延層的厚度為10nm～80nm。