[發明專利]高集成凹槽絕緣柵隧穿雙極增強晶體管及其制造方法

有效

• 申請號: 201410747248.4
• 申請日: 2014-12-08
• 公開（公告）號: CN104409489A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 劉溪;靳曉詩
• 申請（專利權）人: 沈陽工業大學
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L21/331
• 代理公司: 沈陽智龍專利事務所(普通合伙) 21115
• 代理人: 宋鐵軍;周楠

技術領域：

本發明涉及超大規模集成電路制造領域，涉及一種適用于高性能超高集成度集成電路制造的高集成凹槽絕緣柵隧穿雙極增強晶體管及其制造方法。

背景技術：

集成電路的基本單元金屬氧化物半導體場效應晶體管(MOSFETs)溝道長度的不斷縮短導致了器件開關特性的明顯下降。具體表現為亞閾值擺幅隨著溝道長度的減小而增大、靜態功耗明顯增加。雖然通過改善柵電極結構的方式可使這種器件性能的退化有所緩解，但當器件尺寸進一步縮減時，器件的開關特性會繼續惡化。

對比于MOSFETs器件，近年來提出的隧穿場效應晶體管(TFETs)，雖然其平均亞閾值擺幅有所提升，然而其正向導通電流過小，雖然通過引入化合物半導體、鍺化硅或鍺等禁帶寬度更窄的材料來生成TFETs的隧穿部分可增大隧穿幾率以提升開關特性，但增加了工藝難度。采用高介電常數絕緣材料作為柵極與襯底之間的絕緣介質層，雖然能夠改善柵極對溝道電場分布的控制能力，卻不能從本質上提高硅材料的隧穿幾率，因此對于TFETs的正向導通特性改善很有限。

發明內容：

發明目的

為在兼容現有基于硅工藝技術的前提下顯著提升納米級集成電路基本單元器件的開關特性，確保器件在降低亞閾值擺幅的同時具有良好的正向電流導通特性，本發明提供一種適用于高性能、高集成度集成電路制造的高集成凹槽絕緣柵隧穿雙極增強晶體管及其制造方法。

技術方案

本發明是通過以下技術方案來實現的：

高集成凹槽絕緣柵隧穿雙極增強晶體管，采用只包含單晶硅襯底1的體硅晶圓作為生成器件襯底，或采用同時包含單晶硅襯底1和晶圓絕緣層2的SOI晶圓作為生成器件的襯底；基區4位于體硅晶圓的單晶硅襯底1或SOI晶圓的晶圓絕緣層2的上方，并具有凹槽形特征；發射區3和集電區5分別位于基區4凹槽上端的兩側；發射極9位于發射區3的上方；集電極10位于集電區5的上方；導電層6位于基區4所形成的凹槽內壁底部的上方；隧穿絕緣層7位于導電層6的上方；柵電極8位于絕緣隧穿層7的上方；阻擋絕緣層11位于器件單元之間和各電極之間，對各器件單元之間和各電極之間起隔離作用。

柵電極8與基區4、發射區3和發射極9之間通過阻擋絕緣層11隔離；柵電極8與基區4、集電區5和集電極10之間通過阻擋絕緣層11隔離；相鄰的基區4之間通過阻擋絕緣層11隔離；相鄰的發射區3與集電區5之間通過阻擋絕緣層11隔離；相鄰的發射極9與集電極10之間通過阻擋絕緣層11隔離。

為達到本發明所述的器件功能，本發明提出高集成凹槽絕緣柵隧穿雙極增強晶體管及其制造方法，其核心結構特征為：

由發射區3、基區4和集電區5組成凹槽形特征，且基區4自身也具有凹槽形特征。

柵電極8兩側通過阻擋絕緣層11與基區4隔離。

柵電極8是控制隧穿絕緣層7產生隧穿效應的電極，是控制器件開啟和關斷的電極。

隧穿絕緣層7為用于產生柵電極隧穿電流的絕緣材料層，其上表面與柵電極8相互接觸，下表面與導電層6相互接觸。

隧穿絕緣層7的上表面要低于基區4凹槽兩側上表面的高度。

導電層6的下表面與基區4形成歐姆接觸，是金屬材料，或者是同基區4具有相同雜質類型的、且摻雜濃度大于10¹⁹每立方厘米的半導體材料。

導電層6實質為高集成凹槽絕緣柵隧穿雙極增強晶體管的浮動基極，當隧穿絕緣層7發生隧穿時，電流從柵電極8經隧穿絕緣層7流動到導電層6，并為基區4供電。

發射區3與基區4之間、集電區5與基區4之間具有相反雜質類型、且發射區3與發射極9之間形成歐姆接觸、集電區3與集電極10之間形成歐姆接觸。