[發(fā)明專利]三維雙端口位單元及其組裝方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410745285.1
• 申請(qǐng)日: 2014-12-08
• 公開（公告）號(hào): CN104900257B
• 公開（公告）日: 2018-08-31
• 發(fā)明（設(shè)計(jì)）人: 林子貴;廖宏仁;陳炎輝
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413;H01L27/11
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

本發(fā)明提供了一種三維雙端口位單元，其通常包括鎖存器中設(shè)置在第一堆積層上的第一部分，其中，第一部分包括多個(gè)第一端口元件。鎖存器的第二部分設(shè)置在第二堆積層上，第二堆積層使用至少一個(gè)通孔與第一堆積層垂直堆疊，其中，第二部分包括多個(gè)第二端口元件。本發(fā)明還提供了一種形成三維雙端口位單元的方法。

技術(shù)領(lǐng)域

本發(fā)明所公開的系統(tǒng)和方法涉及靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列，更具體地，涉及一種可與SRAM陣列一起使用的雙端口位單元。

背景技術(shù)

靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)或半導(dǎo)體存儲(chǔ)器包括以行和列形式設(shè)置以形成陣列的多個(gè)單元。SRAM單元包括連接至位線和字線的多個(gè)晶體管，字線和位線用于從存儲(chǔ)器讀取數(shù)據(jù)位和將數(shù)據(jù)位寫入存儲(chǔ)器。單端口SRAM能夠在特定時(shí)間將單個(gè)數(shù)據(jù)位寫入位單元或從位單元讀取。與此相反，雙端口SRAM能夠在幾乎相同的時(shí)間發(fā)生多次讀取或?qū)懭搿鹘y(tǒng)的雙端口SRAM結(jié)構(gòu)包括以不同金屬線呈現(xiàn)的字線(WL)，字線由于用于發(fā)送SRAM的信號(hào)的不同金屬長(zhǎng)度導(dǎo)致不同的電容負(fù)載。雙端口SRAM結(jié)構(gòu)在WL方向上大于且寬于單端口SRAM結(jié)構(gòu)。由于雙端口SRAM在WL方向上較大且較寬，所以，在重WL負(fù)載期間，特別是對(duì)寬輸入/輸出(I/O)設(shè)計(jì)來說，能夠影響SRAM陣列的縱橫比。當(dāng)與單端口SRAM進(jìn)行比較時(shí)，雙端口SRAM的外圍邏輯電路增加一倍。這樣，雙端口SRAM可占用較大的面積，并且能夠引起信號(hào)布線復(fù)雜度。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個(gè)方面，提供了一種三維雙端口位單元，包括：鎖存器的第一部分，設(shè)置在第一堆積層上，其中，第一部分包括多個(gè)第一端口元件；以及第二部分，設(shè)置在第二堆積層上，第二部分使用至少一個(gè)通孔與第一堆積層垂直堆疊，其中，第二部分包括鎖存器的多個(gè)第二端口元件。

優(yōu)選地，第一部分還包括分別在第一堆積層的第一導(dǎo)電層中的第一方向上延伸的多根第一位線并且第二部分還包括分別在第二堆積層的第一導(dǎo)電層中的第一方向上延伸的多根第二位線。

優(yōu)選地，第一部分還包括在第一堆積層的第二導(dǎo)電層中均在不同于第一方向的第二方向上延伸的多根第一字線并且第二部分還包括在第二堆積層的第二導(dǎo)電層中的均在第二方向上延伸的多根第二字線。

優(yōu)選地，多個(gè)第一和第二端口元件中的每一個(gè)元件均包括至少一個(gè)傳輸柵極器件、至少一個(gè)下拉器件以及至少一個(gè)上拉器件。

優(yōu)選地，至少一個(gè)傳輸柵極器件、至少一個(gè)下拉器件和至少一個(gè)上拉器件均是NMOS器件和PMOS器件中的一個(gè)。

優(yōu)選地，多個(gè)第一端口元件設(shè)置在第一堆積層上并且多個(gè)第二端口元件設(shè)置在第二堆積層上，使得多個(gè)第一端口元件中的每一個(gè)元件均與多個(gè)第二端口元件中的每一個(gè)元件對(duì)稱。

根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體存儲(chǔ)器，包括：第一堆積層，包括第一端口陣列部分；第二堆積層，使用至少一個(gè)通孔與第一堆積層垂直堆疊，其中，第二堆積層包括第二端口陣列部分；以及至少一個(gè)三維雙端口位單元，包括：鎖存器的第一部分，設(shè)置在第一端口陣列部分上，其中，第一部分包括多個(gè)第一端口元件；和鎖存器的第二部分，設(shè)置在第二端口陣列部分上，其中，第二部分包括多個(gè)第二端口元件。

優(yōu)選地，第一部分還包括分別在第一堆積層的第一導(dǎo)電層中的第一方向上延伸的多根第一位線并且第二部分還包括分別在第二堆積層的第一導(dǎo)電層中的第一方向上延伸的多根第二位線。

優(yōu)選地，第一部分還包括分別在第一堆積層的第二導(dǎo)電層中的不同于第一方向的第二方向上延伸的多根第一字線并且第二部分還包括分別在第二堆積層的第二導(dǎo)電層中的第二方向上延伸的多根第二字線。

優(yōu)選地，多個(gè)第一和第二端口元件中的每一個(gè)元件均包括至少一個(gè)傳輸柵極器件、至少一個(gè)下拉器件以及至少一個(gè)上拉器件。

優(yōu)選地，至少一個(gè)傳輸柵極器件、至少一個(gè)下拉器件以及至少一個(gè)上拉器件均是NMOS器件和PMOS器件的一個(gè)。