[發(fā)明專利]具有擊穿保護(hù)功能的柵絕緣隧穿凹槽基區(qū)雙極晶體管

有效

• 申請(qǐng)?zhí)枺?/td>: 201410742969.6
• 申請(qǐng)日: 2014-12-08
• 公開(kāi)（公告）號(hào): CN104393033B
• 公開(kāi)（公告）日: 2018-05-22
• 發(fā)明（設(shè)計(jì)）人: 靳曉詩(shī);劉溪
• 申請(qǐng)（專利權(quán)）人: 沈陽(yáng)工業(yè)大學(xué)
• 主分類號(hào): H01L29/739
• 分類號(hào): H01L29/739;H01L29/06;H01L21/336
• 代理公司: 沈陽(yáng)智龍專利事務(wù)所(普通合伙) 21115
• 代理人: 宋鐵軍;周楠

本發(fā)明涉及一種具有擊穿保護(hù)功能的柵絕緣隧穿凹槽基區(qū)雙極晶體管，對(duì)比同尺寸MOSFETs或隧穿場(chǎng)效應(yīng)晶體管，通過(guò)在集電結(jié)和發(fā)射結(jié)中引入低雜質(zhì)濃度的擊穿保護(hù)區(qū)以顯著提升器件在深納米尺度下的正向耐壓及反向耐壓能力；利用隧穿絕緣層阻抗與其內(nèi)部場(chǎng)強(qiáng)間極為敏感的相互關(guān)系實(shí)現(xiàn)更優(yōu)秀的開(kāi)關(guān)特性；利用柵絕緣隧穿電流作為引發(fā)發(fā)射集電流的驅(qū)動(dòng)電流，實(shí)現(xiàn)了更高的正向?qū)ㄌ匦裕挥行б种屏税雽?dǎo)體帶間隧穿效應(yīng)所引起的反向泄漏電流并通過(guò)采用凹槽結(jié)構(gòu)減小單個(gè)晶體管所占芯片面積。另外本發(fā)明還提出了該晶體管的具體制造方法，因此適于推廣應(yīng)用。

技術(shù)領(lǐng)域：

本發(fā)明涉及超大規(guī)模集成電路制造領(lǐng)域，涉及一種適用于高性能超高集成度集成電路制造的具有擊穿保護(hù)功能的柵絕緣隧穿凹槽基區(qū)雙極晶體管。

背景技術(shù)：

當(dāng)前，隨著集成度的不斷提升，集成電路單元金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFETs)器件的源電極與溝道之間或漏電極與溝道之間在幾個(gè)納米之內(nèi)形成了陡峭突變PN結(jié)，當(dāng)漏源電壓較大時(shí)，這種陡峭的突變PN結(jié)會(huì)發(fā)生擊穿效應(yīng)，從而使器件失效，隨著器件尺寸的不斷縮減，這種擊穿效應(yīng)日趨明顯。另外，溝道長(zhǎng)度的不斷縮短導(dǎo)致了MOSFETs器件亞閾值擺幅的增大，因此帶來(lái)了開(kāi)關(guān)特性的嚴(yán)重劣化和靜態(tài)功耗的明顯增加。雖然通過(guò)改善柵電極結(jié)構(gòu)的方式可使這種器件性能的退化有所緩解，但當(dāng)器件尺寸進(jìn)一步縮減至20納米以下時(shí)，即便采用最優(yōu)化的柵電極結(jié)構(gòu)，器件的亞閾值擺幅也同樣會(huì)隨著器件溝道長(zhǎng)度的進(jìn)一步減小而增加，從而導(dǎo)致了器件性能的再次惡化。

隧穿場(chǎng)效應(yīng)晶體管(TFETs),對(duì)比于MOSFETs器件，雖然其平均亞閾值擺幅有所提升，然而其正向?qū)娏鬟^(guò)小，雖然通過(guò)引入化合物半導(dǎo)體、鍺化硅或鍺等禁帶寬度更窄的材料來(lái)生成為隧穿場(chǎng)效應(yīng)晶體管的隧穿部分可增大隧穿幾率以提升轉(zhuǎn)移特性，但增加了工藝難度。此外，采用高介電常數(shù)絕緣材料作為柵極與襯底之間的絕緣介質(zhì)層，雖然能夠改善柵極對(duì)溝道電場(chǎng)分布的控制能力，卻不能從本質(zhì)上提高硅材料的隧穿幾率，因此對(duì)于隧穿場(chǎng)效應(yīng)晶體管的轉(zhuǎn)移特性改善很有限。

此外，由于隧穿場(chǎng)效應(yīng)晶體管和MOSFETs器件都是通過(guò)柵電極電場(chǎng)效應(yīng)對(duì)柵極絕緣層及半導(dǎo)體內(nèi)部的電場(chǎng)、電勢(shì)及載流子分布進(jìn)行控制，為了提升柵電極對(duì)半導(dǎo)體內(nèi)部的控制能力，需采用高介電常數(shù)和不斷減薄的的柵極絕緣層來(lái)加強(qiáng)柵電極的控制能力，但與此同時(shí)，在柵極反向偏置時(shí)會(huì)產(chǎn)生較大的柵極致漏極泄漏(GIDL)電流或柵極致源極泄漏(GISL)電流。

發(fā)明內(nèi)容：

發(fā)明目的

為在兼容現(xiàn)有基于硅工藝技術(shù)的前提下顯著提升納米級(jí)集成電路基本單元器件的開(kāi)關(guān)特性；并確保器件在提升開(kāi)關(guān)特性的同時(shí)具有良好的正向電流導(dǎo)通特性；大幅提升亞20納米級(jí)器件抗擊穿能力，并降低柵極反向泄漏電流，本發(fā)明提供一種適用于高性能超高集成度集成電路制造的具有擊穿保護(hù)功能的柵絕緣隧穿凹槽基區(qū)雙極晶體管及其制造方法。

技術(shù)方案

本發(fā)明是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的：

具有擊穿保護(hù)功能的柵絕緣隧穿凹槽基區(qū)雙極晶體管，采用只包含單晶硅襯底1的體硅晶圓作為生成器件襯底，或采用同時(shí)包含單晶硅襯底1和晶圓絕緣層2的SOI晶圓作為生成器件的襯底；基區(qū)4位于體硅晶圓的單晶硅襯底1或SOI晶圓的晶圓絕緣層2的上方，并具有凹槽形特征；擊穿保護(hù)區(qū)6位于基區(qū)4外側(cè)壁兩側(cè)；發(fā)射區(qū)3和集電區(qū)5分別位于基區(qū)4兩側(cè)的擊穿保護(hù)區(qū)6的上方；發(fā)射極10位于發(fā)射區(qū)3的上方；集電極11位于集電區(qū)5的上方；導(dǎo)電層7位于基區(qū)4所形成的凹槽內(nèi)壁，被基區(qū)4三面包圍；隧穿絕緣層8位于導(dǎo)電層7的內(nèi)壁，并被導(dǎo)電層7三面包圍；柵電極9位于隧穿絕緣層8內(nèi)壁底部的上方；阻擋絕緣層12位于器件單元之間和各電極之間，對(duì)各器件單元之間和各電極之間起隔離作用。