[發明專利]串口主從通信控制系統及方法

有效

• 申請號: 201410738224.2
• 申請日: 2014-12-05
• 公開（公告）號: CN104408002B
• 公開（公告）日: 2017-08-04
• 發明（設計）人: 吳夕周
• 申請（專利權）人: 上海斐訊數據通信技術有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 杭州千克知識產權代理有限公司33246
• 代理人: 周希良

技術領域

本發明涉及通信領域，特別是涉及一種串口主從通信控制系統及方法。

背景技術

串口技術是一個非常成熟的低速通信接口，在當今高密度高速系統中，它仍然在很多智能可管理芯片中廣泛使用，不可替代。在通信設備等大型系統中，經常會采用一主控卡，多從卡的設計方式，支持多種從卡，這些從卡類型多樣，可以靈活的添加或者移除。從卡和主控卡的連接多采用共用背板或者線纜的方式連接，從卡和主控間接口信號通常除了業務信號接口之外，還會預留電源，管理，以及調試接口；隨著智能化的越來越高，從卡上會有多個智能芯片具有串口，串口會提供底層的命令和信息顯示，而這些串口需要連接到主控卡，用于調試，診斷或者通信之用。

這種情況下，通常主控卡和從卡間串口連接會有兩種方式：

方案一，如附圖1所示，主控和從卡之間采用點到點的連接，從卡接入主控板上的FPGA(Field－Programmable Gate Array，現場可編程門陣列)，由主控板直接選通其中一路進行通信。

方案二，如附圖2所示，把從屬設備直接掛在同一組串口總線上，主控卡通過額外的通信接口和從屬設備通信，從卡再決定是否占用或釋放串口總線。

但是，上述兩種方案都存在一定的問題。

對于方案一，主控卡和從卡之間連接線很多，增加了背板設計的復雜度，而且配置不靈活，背板預留了幾路串口就只能接幾個串口，每一塊從卡能夠接出的串口數量是固定的。

對于方案二，背板需要規劃控制總線接口類型及預算從卡引出串口數量，主控卡和從卡之間控制信號較多，背板設計復雜度增加，配置不靈活，每一塊從卡能夠接出的串口數量也是固定的，對于系統的智能性很不方便。

對于上述幾種方法存在的問題，亟需開發出一種主從板卡間多串口通信背板設計簡單，管理方式靈活，對軟件依賴性低適用范圍廣泛的串口主從通信方法。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種串口主從通信控制系統及方法，用于解決現有技術中串口主從通信結構復雜，串口數量受制約的問題。

為實現上述目的及其他相關目的，本發明提供一種串口主從通信控制系統，包括：主控卡，用于通過串口以分時復用的方式發送調試串口信號及經編碼的控制信號；

至少一從卡，通過串口與所述主控卡連接，并與所述主控卡為同頻時鐘，用于接收所述主控卡發送的發送調試串口信號及經編碼的控制信號，并在接收到所述控制信號時將其進行解碼以選通或關閉相應通道的串口。

優選地，所述主控卡包括：編碼寄存器，用于存儲至少一編碼值；脈寬生成器，用于在所述主控卡向所述從卡發送控制信號時依據時鐘周期開始計數，直至達到所述編碼值時停止計數，并依據所述編碼值與所述主控卡的時鐘周期生成一編碼脈沖信號；輸出選擇器，用于輸出所述調試串口信號或編碼脈沖信號；CPU控制模塊，用于控制所述輸出選擇器以分時復用的方式輸出所述調試串口信號或編碼脈沖信號，以及用于向所述從卡發送控制信號時將所述脈寬生成器清零以便其開始計數。

優選地，所述從卡包括：脈寬計數器，用于檢測到所述主控卡輸出的編碼脈沖信號時依據時鐘周期開始計數，直至接收到所述主控卡發送的調試串口信號時停止計數，并將所述計數結果輸出；譯碼器，用于接收所述計數結果并依據所述時鐘周期解碼得到的一解碼值；選通控制器，用于根據所述譯碼器解碼出的解碼值選通或關閉相應通道的串口。

優選地，所述系統還包括一背板，用于連接所述主控卡和至少一從卡之間的串口。

本發明還提供一種串口主從通信控制方法，所述控制方法應用于包括主控卡以及至少一從卡組成的串口通信架構中，所述主控卡與所述從卡的時鐘為同頻時鐘，所述主控卡通過串口向所述從卡發送調試串口信號及控制信號，包括：令所述主控卡通過串口以分時復用的方式發送調試串口信號及經編碼的控制信號；令所述從卡接收所述主控卡發送的調試串口信號及經編碼的控制信號，并在接收到所述控制信號時將其進行解碼，以選通或關閉相應通道的串口。

優選地，所述主控卡發送經編碼的控制信號的步驟包括：在所述主控卡向所述從卡發送控制信號時依據時鐘周期開始計數，直至達到一預設的編碼值時停止計數，并依據所述編碼值與所述主控卡的時鐘周期生成一編碼脈沖信號。

優選地，所述從卡接收到經編碼的控制信號并將其進行解碼的步驟包括：用于檢測到所述主控卡輸出的編碼脈沖信號時依據時鐘周期開始計數，直至接收到所述主控卡發送的調試串口信號時停止計數，并將所述計數結果輸出；根據所述計數結果并依據所述時鐘周期解碼得到一解碼值。