[發明專利]具有低反向傳輸電容抗閂鎖結構的平面柵IGBT及其制造方法有效
| 申請號: | 201410737058.4 | 申請日: | 2014-12-05 |
| 公開(公告)號: | CN104409485B | 公開(公告)日: | 2018-10-23 |
| 發明(設計)人: | 高明超;王耀華;趙哿;劉江;金銳;溫家良 | 申請(專利權)人: | 國家電網公司;國網智能電網研究院;國網浙江省電力公司 |
| 主分類號: | H01L29/739 | 分類號: | H01L29/739;H01L21/331;H01L29/423;H01L21/265 |
| 代理公司: | 北京安博達知識產權代理有限公司 11271 | 代理人: | 徐國文 |
| 地址: | 100031 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 反向 傳輸 容抗 結構 平面 igbt 及其 制造 方法 | ||
1.一種具有低反向傳輸電容抗閂鎖結構的平面柵IGBT的制造方法,其特征在于,所述平面柵IGBT的結型場效應JFET區上方添加厚度1.0-1.5μm的場氧化層,P阱區通過多次注入及推結工藝形成,
所述具有低反向傳輸電容抗閂鎖結構的平面柵IGBT包括襯底、襯底表面上的場氧化層和柵氧化層、沉積在柵氧化層上的多晶硅柵極以及柵氧化層與襯底之間的P阱區,位于P阱區表面的N阱區,依次設置于P阱區內P+型摻雜區和N+型摻雜區,結型場效應JFET區位于兩個P阱區之間;其特征在于,所述P阱區通過多次注入及推結工藝形成,注入總劑量在6E13-8E13之間,在所述結型場效應JFET區上生長有場氧化層;
所述襯底為均勻摻雜的N型單晶硅片襯底,所述N型單晶硅片襯底濃度根據不同的電壓等級進行選擇;
所述平面柵IGBT包括設置于多晶硅柵極上方的隔離氧化層、設置于隔離氧化層結構上方的正面金屬電極、位于隔離氧化層和多晶硅柵極之間的側墻結構以及從上到下依次設置于襯底下方的P+集電區和背面金屬電極;
對柵氧化層上形成的多晶硅柵極刻蝕開口,通過注入方式進行P型摻雜,再進行溫度為1050℃-1150℃之間的退火推結形成P阱區,P阱區的注入和推結次數均為3,注入總劑量在6E13-8E13之間,按1:2:3比例進行注入,推結總時間140分鐘-240分鐘,按1:1:1時間比例進行推結,將P型摻雜推結到4至6μm,即形成P阱區;在P阱區形成后進行N型注入形成N阱區;
在所述襯底生長有場氧化層,所述場氧化層的厚度為1.0-1.5μm,其刻蝕角度為30°;所述P+集電區的結深為0.5至1μm;
所述方法包括下述步驟:
(一)對N型單晶硅片襯底預處理:所述N型單晶硅片襯底的N型雜質摻雜濃度與厚度需要根據平面柵IGBT不同的擊穿電壓和正向導通壓降進行選擇,并通過酸、堿、去離子水超聲清洗工序,對N型單晶硅片襯底表面進行化學處理;
(二)制造場氧化層:采用溫度1050℃-1150℃進行氧化,在N型單晶硅片襯底表面生長氧化層,厚度為1.0-1.5μm,生長完成之后進行光刻和濕法刻蝕,其刻蝕角度為30°;
(三)制造柵氧化層和多晶硅柵極:對N型單晶硅片襯底進行高溫氧化,在硅片表面生長0.1至0.2μm的氧化膜,并采用淀積方式生長多晶硅柵極,再對柵氧化層和多晶硅柵極進行光刻和刻蝕;
(四)制造P阱區和N阱區:對柵氧化層上形成的多晶硅柵極開口通過注入方式進行P型摻雜,再進行高溫退火推結,P型注入及推結均為3次,注入總劑量保持不變,按1:2:3比例進行注入,推結總時間不變,按1:1:1時間比例進行推結,最終將P型摻雜推結到4至6μm,形成P阱區結構,P阱區形成后進行N型注入形成N阱區;
(五)制造P+型摻雜區和N+型摻雜區:在多晶硅柵極上通過淀積方式生長氧化膜,全面反刻形成側墻結構,采用自對準離子注入方式依次進行P+摻雜和N+摻雜,形成P+型摻雜區和N+型摻雜區;
(六)制造正面金屬電極:在多晶硅柵極上使用化學淀積方式生長硼磷摻雜玻璃膜質,進行接觸孔的光刻和刻蝕形成隔離氧化層結構,用來隔離多晶硅柵極及正面金屬電極,在隔離氧化層結構上使用物理淀積或蒸發方式生長鋁合金,進行金屬的光刻和刻蝕,形成正面金屬電極;在正面金屬電極上采用淀積和涂布方式生長鈍化層,采用光刻和刻蝕方式,打開焊接窗口,以保證平面柵IGBT正面的發射極、柵極電性連接,完成正面金屬電極連接;
(七)制造背面P+集電區:對進行完步驟(一)至(六)的N型單晶硅片襯底進行背面研磨減薄,再進行濕法刻蝕洗凈,在硅片背面采用離子注入方式進行P+集電區域的雜質生成,接著進行退火工藝,離子的激活與推結,推結到0.5至1μm的結深;
(八)制造背面金屬電極:采用物理淀積或蒸發形成背面金屬電極,完成平面柵IGBT背面電特性連接;
所述步驟(三)中,當對多晶硅柵極電壓開啟或者關斷時,多晶硅柵極對其下的場氧化層進行充電或者放電,場氧化層相當于平板電容,其電容大小取決于其厚度,厚度越大,電容越小,電容值用下述表達式表示:
C=εS/d (1);
其中:ε是介電常數,S是場氧化層的表面積,d是場氧化層厚度;
所述步驟(一)中,平面柵IGBT的擊穿電壓為600V至6500V。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國家電網公司;國網智能電網研究院;國網浙江省電力公司,未經國家電網公司;國網智能電網研究院;國網浙江省電力公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410737058.4/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





