[發明專利]一種時鐘信號輸出方法和電路

有效

• 申請號: 201410736566.0
• 申請日: 2014-12-04
• 公開（公告）號: CN104378108B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 陶成;陳俊;蘇進;夏洪鋒;任殿升;劉志明;陳曉飛;陳峰
• 申請（專利權）人: 龍迅半導體（合肥）股份有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 王寶筠

技術領域

本申請涉及芯片抗干擾處理技術領域，更具體地說，涉及一種時鐘信號輸出方法和電路。

背景技術

電磁干擾(Electromagnetic Interference，EMI)是一種會通過導致意外響應或完全工作實效從而影響電氣/電子設備性能的能量，其包括傳導干擾和輻射干擾。傳導干擾是指通過導電介質把一個電網絡上的信號耦合(干擾)到另一個電網絡。輻射干擾是指干擾源通過空間把其信號耦合(干擾)到另一個電網絡。EMI是由輻射電磁場或者感應電壓和電流產生的。當前高速數字系統中的高時鐘頻率和短邊率也會導致系統出現EMI問題。

現有技術中通過合理的設備電路設計、屏蔽、接地、過濾、隔離、分隔和定向、電路阻抗級控制、線纜設計和噪音消除等以解決EMI問題，但是這些方案都是在外部電路上做文章，并沒有從源頭上解決高速數字系統中的高時鐘頻率導致系統出現EMI的問題，并且增加了外圍電路的成本，使電路設計復雜。

發明內容

有鑒于此，本申請提供一種時鐘信號輸出方法和電路，用于解決采用現有技術中傳統的技術方案解決EMI問題時引起的增加外圍電路的成本，使電路設計復雜并且沒有從源頭上解決高速數字系統中的高時鐘頻率導致系統出現 EMI的問題，本申請公開了一種時鐘信號輸出方法和電路。

為了實現上述目的，現提出的方案如下：

一種時鐘信號輸出方法，包括：

獲取鎖相環參數、參考時鐘和三角波信號，所述鎖相環參數包括整數部分和小數部分；

依據三角波信號對所述鎖相環參數的小數部分進行展頻，使的鎖相環參數的小數部分呈三角波變化；

將所述鎖相環的小數部分進行展頻后得到的進位與所述鎖相環的整數部分疊加；

將展頻后的鎖相環的小數部分與疊加后的整數部分相疊加，得到倍頻參數；

依據所述倍頻參數對所述參考時鐘進行倍頻，輸出時鐘信號。

優選的，上述時鐘信號輸出方法中，對所述鎖相環參數的小數部分進行展頻，包括：

采用向上調制三角波對所述鎖相環參數的小數部分進行展頻。

優選的，上述時鐘信號輸出方法中，對所述鎖相環參數的小數部分進行展頻，包括：

采用向下調制三角波對所述鎖相環參數的小數部分進行展頻。

優選的，上述時鐘信號輸出方法中，對所述鎖相環參數的小數部分進行展頻，包括：

采用中心調制三角波對所述鎖相環參數的小數部分進行展頻。

優選的，上述時鐘信號輸出方法中，對所述鎖相環參數的小數部分進行展頻，包括：

采用任意調制三角波對所述鎖相環參數的小數部分進行展頻。

一種時鐘信號輸出電路，包括：

三角波信號發生器，用于輸出三角波信號；

第一加法器，用于獲取所述三角波信號發生器輸出的三角波信號和鎖相環參數的小數部分，并依據所述三角波信號對所述鎖相環參數的小數部分進行展頻，得到展頻后的鎖相環參數的小數部分和進位；

第二加法器，用于獲取鎖相環參數的整數部分和所述第一加法器輸出的進位，將所述進位與所述鎖相環參數的整數部分進行疊加，得到疊加后的鎖相環參數的整數部分；

鎖相環，用于獲取所述展頻后的鎖相環參數的小數部分和疊加后得到的整數部分進行疊加，得到倍頻參數，依據倍頻參數對獲取到的參考時鐘進行倍頻，輸出時鐘信號。

優選的，上述時鐘信號輸出電路中，所述三角波信號發生器為用于輸出向上調制三角波的三角波信號發生器。

優選的，上述時鐘信號輸出電路中，所述三角波信號發生器為用于輸出向下調制三角波的三角波信號發生器。

優選的，上述時鐘信號輸出電路中，所述三角波信號發生器為用于輸出中心調制三角波的三角波信號發生器。

優選的，上述時鐘信號輸出電路中，所述三角波信號發生器為用于輸出任意調制三角波的三角波信號發生器。

從上述的技術方案可以看出，本申請公開的時鐘信號輸出方法中，通過采用三角波信號對所述鎖相環參數的小數部分進行展頻，展頻后的鎖相環參數的小數部分不再是一個固定的值，而是一個呈三角線性變化的值，從而導致鎖相環輸出的頻率也就不是一個單一的值，而是在以前單一值附近微小線性變化的值，可能比單一值大，也可能小(由三角波的類型決定)，因此，輸出的時鐘信號的能量輸出也就不在單一的頻率上，而是均勻的分配到一個微小的范圍的頻率上，那么每個頻率的能量值就很低，因此降低了EMI干擾。

附圖說明