[發明專利]一種改善PDP顯示器高溫誤放電的驅動波形

在審

• 申請號: 201410735614.4
• 申請日: 2014-12-08
• 公開（公告）號: CN105741746A
• 公開（公告）日: 2016-07-06
• 發明（設計）人: 王麗香
• 申請（專利權）人: 王麗香
• 主分類號: G09G3/28
• 分類號: G09G3/28
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 卿誠

技術領域

本發明涉及電學領域，尤其是涉及一種改善PDP顯示器高溫誤放電的驅動波形。

背景技術

等離子顯示屏（PDP）具有響應速度快、無拖尾、無有害輻射，更加有利于眼健康等優點，是目前主流的平板顯示技術之一。

為提高PDP模組可靠性、拓寬其應用領域，在PDP開發與制造過程中，產品的環境特性至關重要，這其中高溫環境條件下PDP顯示器的可靠性是重點和難點。比較常見的問題是，當周圍環境溫度緩慢上升時，從特定溫度開始在PDP屏的特定區域會發生誤擦除并出現單元點滅的現象，業內將這種現象稱為高溫誤放電不良。該現象常發生在PDP屏下半部,如圖2所示。

國內外相關研究認為，高溫誤放電現象的產生是高溫下PDP顯示單元壁電荷損失的結果。壁電荷是在PDP單元放電過程中，陰極表面吸附正性離子（主要為Ne+和Xe+離子），陽極表面吸附電子所形成。壁電荷的產生在PDP單元放電中極其重要，利用壁電荷形成后陰陽極的往復轉換，使外加電壓與壁電荷疊加，當該疊加電壓超過放電單元的雪崩電壓后，PDP顯示器才能開始放電。

上述PDP單元壁電荷損失現象在高溫條件下會加劇，隨溫度升高放電單元內中性和帶電粒子的熱運動也會加強，這會加速壁電荷的損失，造成壁電壓下降從而更易引起誤放電不良。因此，高溫誤放電不良的改善應該從如何減少壁電荷損失、維持壁電壓穩定方面著手進行。

發明內容

本發明的目的是提供一種改善PDP顯示器高溫誤放電的驅動波形，通過對尋址期內尋址脈沖施加前后Y電極電壓進行調整，降低了尋址放電前后電極表面積累的壁電荷損失，避免了PDP顯示器在高溫條件下由于壁電荷損失而發生誤擦除并出現單元點滅（高溫誤放電）現象，提高了PDP顯示器的高溫顯示穩定性。

為了實現上述目的，本發明采用如下技術方案：

一種改善PDP顯示器高溫誤放電的驅動波形，所述波形分別由X電極、Y電極、A電極發射出的復位期、尋址期和維持期三部分脈沖波形組成；在所述波形的不同時間節點施加不同的電壓減少尋址前后壁電荷損失。

在上述技術方案中，所述尋址期內尋址脈沖施加前Y電極電壓絕對值減小，而尋址脈沖施加后Y電極電壓絕對值增大。

在上述技術方案中，所述尋址脈沖施加前Y電極電壓調整范圍是-20V至-60V。

在上述技術方案中，所述尋址脈沖施加后Y電極電壓調整范圍是-60V至-100V。

綜上所述，由于采用了上述技術方案，本發明的有益效果是：在復位波形（Ramp-reset）施加后，A電極表面積累極性為正的壁電荷，此時Y電極上極性為負的電壓V1如果較大，會加速放電單元內電子向A電極表面移動，加快A電極表面壁電荷損失，同時Y電極表面吸附正電荷幾率增加，同樣會降低尋址脈沖施加時A、Y電極間電勢差，導致尋址放電失敗。增大V2絕對值改善原理類似，此時Y電極表面積聚的壁電荷極性為正，較大的負壓V2有利于正性壁電荷的保持，減少誤放電發生概率。

附圖說明

本發明將通過例子并參照附圖的方式說明，其中：

圖1是等離子顯示屏尋址與顯示分離驅動方案下單個子場的基本工作波形;

圖2是PDP放電不良示意圖；

圖3是PDP單元復位、尋址、放電各階段波形圖；

圖4是圖3中各階段波形對應的電極表面壁電荷狀態；

圖5是現有驅動波形；

圖6是本發明驅動波形；

其中：1是復位期，2是尋址期，3是維持期，4、5、6、7、8、9是PDP單元復位、尋址、放電各階段標示。

具體實施方式

如圖1所示，是等離子顯示屏尋址與顯示分離（ADS）驅動方案下單個子場的基本工作波形，主要分準備復位期、尋址期和維持期三個部分組成。圖中Y表示掃描電極，X表示維持電極，A表示尋址電極。在尋址期，尋址電極上施加的尋址電壓、掃描電極上施加的掃描電壓需要與放電單元壁電壓一起形成尋址期的放電。如果在尋址脈沖施加前或施加后放電單元的壁電荷發生損失造成壁電壓下降，則尋址、維持和壁電壓疊加后可能無法達到雪崩電壓要求，造成尋址或維持失敗使該單元無法點亮從而發生誤放電不良。